金属栅极结构与其制作方法
【技术领域】
[0001]本发明涉及一种金属栅极结构与其制作方法，特别是涉及一种形成宽疏区域的金属栅极较密集区域的金属栅极高的结构及其制作方法。
【背景技术】
[0002]随着集成电路领域的快速发展，高效能、高集成度、低成本、轻薄短小已成为电子产品设计制造上所追寻的目标。对目前的半导体产业而言，为了符合上述目标，往往需要在同一芯片上，制造出多种功能的元件。换言之，在同一芯片上，同一层材料层的不同区块上，所形成的图案密度会有高低不同的情形。
[0003]然而，以蚀刻作为图案化的方法时，往往会因为图案密度的差异而导致蚀刻速率的不平均。在图案密度大，也就是设置小尺寸图案的密集区域，每单位表面积接受到较少的蚀刻剂，蚀刻速率会比较慢；在图案密度小，也就是设置大寸图案的宽疏区域，每单位表面积接受到较多的蚀刻剂，蚀刻速率则会比较快，此种情形称为微负载效应，此微负载效应将导致在密集区域和在宽疏区域的材料层被蚀刻的深度不一致，最后使得在密集区域的材料层高度较宽疏区域的材料层高，甚至在宽疏区域的材料层也会因为被过度蚀刻使得前层的材料层被曝露出来。
[0004]如此一来，不但会影响元件整体的均一性，也会增加后续制作工艺的复杂度。
【发明内容】
[0005]有鉴于此，本发明的目的在于提出一种金属栅极结构的制作方法，可以形成宽疏区域的金属栅极较密集区域的金属栅极高的结构。
[0006]为达上述目的，根据本发明的第一优选实施例，一种金属栅极结构的制作方法，前述制作方法应用于一金属栅极结构的半成品，前述半成品包含一基底包含一密集区域和一宽疏区域，一介电层覆盖基底的密集区域和宽疏区域，一第一沟槽设于密集区域的介电层中，一第一栅极介电层、一第一材料层和一第一金属层设于第一沟槽中，第一栅极介电层接触基底，第一材料层位于第一金属层和第一栅极介电层之间，其中第一材料层呈U型，并且具有一第一垂直侧边，此外，第一金属层、第一栅极介电层、第一材料层和介电层彼此切齐，第二金属层、第二栅极介电层、第二材料层和介电层彼此切齐，本发明的金属栅极结构的制作工艺包含以下步骤:
[0007]步骤(a):移除部分的第一材料层的第一垂直侧边。
[0008]步骤(b):在移除部分的第一垂直侧边之后，移除部分的第一金属层使得第一金属层的一上表面和第一垂直侧边的一上表面切齐。
[0009]步骤(d):移除部分的第一栅极介电层，使第一栅极介电层的一上表面和第一垂直侧边的上表面切齐。
[0010]根据本发明的第二优选实施例，一种金属栅极结构，包含:一基底包含一密集区域和一宽疏区域，一第一金属栅极结构设置于密集区域，第一金属栅极结构包含一第一沟槽设于密集区域，一第一金属层设于第一沟槽中，一第二金属栅极结构设置于宽疏区域，第二金属栅极结构包含一第二沟槽设于宽疏区域以及一第二金属层设于第二沟槽中，其中第二金属层的高度较第一金属层的高度大。
[0011]为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。
【附图说明】
[0012]图1至图9为本发明的优选实施例绘示的是本发明金属栅极结构的制作方法。
[0013]符号说明
[0014]10基底11上表面
[0015]12虚置栅极14蚀刻停止层
[0016]16介电层18第一沟槽
[0017]20第一栅极介电层22第一材料层
[0018]24第一金属层26第一金属栅极结构的半成品
[0019]28上表面30第一垂直侧边
[0020]32第一高分子薄膜34上表面
[0021]36上表面38第一帽盖层
[0022]100第一金属栅极结构118第二沟槽
[0023]120第二栅极介电层122第二材料层
[0024]124第二金属层126第二金属栅极结构的半成品
[0025]128上表面130第二垂直侧边
[0026]132第二高分子薄膜134上表面
[0027]136上表面138第二帽盖层
[0028]200第二金属栅极结构
【具体实施方式】
[0029]图1至图9为根据本发明的优选实施例绘示的是本发明金属栅极结构的制作方法。如图1所示，首先提供一基底10，基底10上定义有一宽疏区域A和一密集区域B，在宽疏区域A设置的元件图案密度小，也就是在宽疏区域A中总共的元件尺寸除以宽疏区域A的面积所得的值较小；在密集区域B的元件图案密度大，也就是在密集区域B中总共的元件尺寸除以密集区域B的面积所得的值较大。基底10可以一硅基底、一锗基底、一砷化镓基底、一硅锗基底、一硅覆绝缘基底或是其它适合的材料，此外，基底10可以为一鳍状结构或者一平面结构。接着在基底10上的宽疏区域A和密集区域B内分别形成至少一虚置栅极12，之后形成一间隙壁(图未示)虚置栅极12的两侧，然后选择性地形成一蚀刻停止层14顺应地覆盖前述的虚置栅极12，之后再形成一介电层16全面覆盖宽疏区域A和密集区域B，接着蚀刻介电层16直至曝露出宽疏区域A和密集区域B的虚置栅极12。
[0030]如图2所示，移除在宽疏区域A和密集区域B的虚置栅极12，移除虚置栅极12后在介电层16中的密集区域B和宽疏区域A分别形成一第一沟槽18和一第二沟槽118，之后依序在第一沟槽18中填入第一栅极介电层20、第一材料层22和第一金属层24，此外也在第二沟槽118中填入第二栅极介电层120、第二材料层122和第二金属层124。第一栅极介电层20和第二栅极介电层120可以高介电常数介电层，例如氧化铪(hafnium oxide, Hf02)、氧化错(zirconium oxide,Zr02)等或是其它适合的介电材料。第一材料层22可以包含功函数层、阻障层或其组合；第二材料层122可以包含功函数层、阻障层或其组合。功函数层可以为一氮化铝金属层、一氮化钛金属层或其他金属层，其材质的选用由之后所要形成的晶体管是P型或N型而定，举例来说，当晶体管是P型时功函数层可为一氮化钛金属层；而当晶体管是N型时功函数层可为一氮化铝金属层。阻障层用来来防止各材料层之间因材质中的成分扩散而相互污染。在一实施例中，阻障层例如为一氮化钛层、一氮化钽层或由氮化钛层及氮化钽层所组成的复合结构层，但本发明不以此为限。此外，第一金属层24和第二金属层124可以独立地选自铝、钨或其它适合的金属或合金。视不同的产品需求，第一栅极介电层20和第二栅极介电层120可以为相同或不同材料，第一材料层22和第二材料层122可以为相同或不同材料，第一金属层24和第二金属层124可以为相同或不同材料，第一栅极介电层20和第二栅极介电层120若为相同材料则可以在同一步骤形成，同样地第一材料层22和第二材料层122若为相同材料也可以在同一步骤形成，第一金属层24和第二金属124若为相同材料也可以在同一步骤形成。
[0031]如图3所不，平坦化第一金属层24、第二金属层124、第一材料层22、第二材料层122、第一栅极介电层20和第二栅极介电层120,直至介电层16曝露出来，至此形成一第一金属栅极结构的半成品26以及一第二金属栅极结构的半成品126。此时第一金属层24和第二金属层等高124