半导体器件的制作方法
【专利说明】半导体器件
[0001]相关申请的交叉引用
[0002]将2014年7月2日提交的日本专利申请N0.2014-137200的公开内容(包括说明书，附图和摘要)整体并入本文作为参考。
技术领域
[0003]本发明涉及一种半导体器件，并提供一种适用于例如包括碳化硅(SiC)衬底的半导体器件的技术。
【背景技术】
[0004]需要用于半导体器件中的衬底具有高耐压。SiC衬底可用作这种衬底。
[0005]当SiC衬底用于半导体器件中时，可设置将要欧姆连接至SiC衬底的电极。日本未审专利申请公布N0.2010-86999描述了一种形成这样的电极的方法。在日本未审专利申请公布N0.2010-86999中，具体地，镍层首先形成在SiC衬底的表面上。随后，加热SiC衬底和镍层。因此，硅化物层形成在SiC衬底的表面中。在此步骤中，残留了一部分镍层，而没有对硅化物的形成做出贡献。随后，没有对硅化物的形成做出贡献的该一部分镍层部分被去除。随后，钛层形成在硅化物层上。随后，金属层(例如镍层)形成在钛层上。
【发明内容】
[0006]SiC衬底具有优良的特性，例如高耐压。目前各种半导体器件(例如，晶体管和二极管)都利用SiC衬底形成且正在进行研究以便应用这些特性。本发明人已经研究了一种降低SiC衬底和电极之间的接触电阻的结构，以便使得这样的半导体器件能有效地操作。其他问题和新颖的特征将从本说明书和附图的描述而变得清晰。
[0007]根据本发明的一个实施例，提供一种半导体器件，其中包含镍和钛的硅化物层设置在SiC衬底的表面中。金属层堆叠在硅化物层上。当通过从金属层侧至SiC衬底侧的方向上的俄歇电子能谱溅射分析硅化物层时，对应于硅化物层的深度分布的溅射时间被定义为ts。在这种情况下，在从0.4tsS t s的溅射时间范围内的从金属层侧的硅化物层的深度分布包含由AES溅射确定的钛原子占由AES溅射确定的所有原子的5原子％或更多的区域。
[0008]根据本发明的上述一个实施例，可降低SiC衬底和电极之间的接触电阻。
【附图说明】
[0009]图1是说明用于根据第一实施例的半导体器件中的层结构的示意图。
[0010]图2是说明用于形成图1中所示的半导体器件的结构的方法的示意图。
[0011]图3是说明用于形成图1中所示的半导体器件的结构的方法的示意图。
[0012]图4是说明用于形成图1中所示的半导体器件的结构的方法的示意图。
[0013]图5是说明图3的构造的变形的示意图。
[0014]图6是说明用于根据比较示例的半导体器件中的层结构的示意图。
[0015]图7是说明用于形成图6中所示的半导体器件的结构的方法的示意图。
[0016]图8是说明用于形成图6中所示的半导体器件的结构的方法的示意图。
[0017]图9A是说明根据第一实施例的层结构的深度分布的曲线图。图9B是说明根据比较示例的层结构的深度分布的曲线图。
[0018]图10是说明根据第二实施例的半导体器件的构造的示意图。
[0019]图11是说明图10的构造的变形的示意图。
[0020]图12是说明图11的构造的变形的示意图。
[0021]图13是说明根据第三实施例的半导体器件的构造的示意图。
[0022]图14是说明图13的构造的变形的示意图。
[0023]图15是说明根据第四实施例的半导体器件的构造的示意图。
【具体实施方式】
[0024]以下参考【附图说明】本发明的某些实施例。在所有附图中，相同的部件由相同数字指定，且适当省略其重复说明。
[0025]第一实施例
[0026]图1是说明用于根据第一实施例的半导体器件中的层结构的示意图。半导体器件包括SiC衬底SCS，硅化物层SLD以及金属层ML (钛层TL、镍层NL以及金层AL)。SiC衬底SCS在其表面中包括硅化物层SLD。如下文详细说明的，硅化物层SLD包含镍(Ni)和钛(Ti)。钛层TL、镍层NL以及金层AL以靠近硅化物层SLD的顺序布置。但是，金属层ML的层结构不限于图1中所示的示例结构(钛层TL、镍层NL以及金层AL)。
[0027]图2至4各为说明形成图1中所示的半导体器件的结构的方法的示意图。首先，如图2中所示，提供SiC衬底SCS。
[0028]随后，如图3中所示，例如通过溅射在SiC衬底SCS上形成钛层TL1。如下文所述，钛层TLl有助于形成硅化物层SLD。钛层TLl例如具有5至1nm的厚度。随后，例如通过溅射在钛层TLl上形成镍层NLl。如下文所述，镍层NLl也有助于形成硅化物层SLD。镍层NLl例如具有5至200nm的厚度。镍层NLl可以不直接形成在钛层TLl上。例如，镍层NLl可形成在钛层TLl上，同时不同于镍层NLl的金属层设置在其间。
[0029]随后，如图4中所示，硅化物层SLD形成在SiC衬底SCS的表面中。具体地，SiC衬底SCS、钛层TLl以及镍层NLl (图3)例如通过激光退火而被加热。因此，硅化物层SLD形成在SiC衬底SCS的表面中。在这种情况下，SiC衬底SCS包含分别来自钛层TLl和镍层NLl的钛(Ti)和镍(Ni)。
[0030]随后，在硅化物层SLD上依次形成钛层TL，镍层NL以及金层AL。以此方式，形成图1中所示的结构。
[0031]图5是说明图3的构造的变形的示意图。如图5中所示，例如通过溅射在SiC衬底SCS上形成钛镍合金层TNL。在这种情况下，如图4中所示，也可通过加热SiC衬底SCS以及钛镍合金层TNL而形成硅化物层SLD。
[0032]图6是说明用于根据比较示例的半导体器件中的层结构的示意图，且对应于第一实施例的图1。半导体器件包括SiC衬底SCS，硅化物层SLD、钛层TL、镍层NL以及金层AL。SiC衬底SCS在其表面中包括硅化物层SLD。如下文详细说明的，硅化物层SLD包含镍(Ni)。钛层TL、镍层NL以及金层AL以靠近硅化物层SLD的顺序布置。
[0033]图7和8各为说明形成图6中所示的半导体器件的结构的方法的示意图。首先，与第一实施例相同，执行图2中所示的步骤。
[0034]随后，如图7中所示，在SiC衬底SCS上形成镍层NL1。如下文所述，镍层NLl有助于形成娃化物层SLD。
[0035]随后，如图8中所示，硅化物层SLD形成在SiC衬底SCS的表面中。具体地，SiC衬底SCS以及镍层NLl (图7)例如通过激光退火而被加热。因此，硅化物层SLD形成在SiC衬底SCS的表面中。在这种情况下，SiC衬底SCS包含来自镍层NLl的镍(Ni)。
[0036]随后，在硅化物层SLD上依次形成钛层TL、镍层NL以及金层AL。以此方式，形成图6中所示的结构。
[0037]图9A是说明根据第一实施例的层结构的深度分布的曲线图。图9B是说明根据比较示例的层结构的深度分布的曲线图。图9A和9B中所示的深度分布各通过在从钛层TL侧至SiC衬底SCS的方向上借助俄歇电子能谱(AES)溅射而获得。氩(Ar)溅射用于AES溅射。
[0038]首先，利用图9A说明第一实施例。在图9A中所示的示例情况下，其中镍(Ni)光谱具有等于或大于半峰值的区域(溅射时间:约55至95分钟)对应于硅化物层SLD。至这个区域左侧的区域(溅射时间:约55分钟或更少)对应于钛层TL。至硅化物层SLD的区域右侧的区域(溅射时间:约95分钟或更多)对应于SiC衬底SCS。在图9A中所示的示例情况下，硅化物层SLD的区域(溅射时间:约55至95分钟)的宽度对应于相应于硅化物层SLD的深度分布的溅射时间ts。
[0039]在图9A中所示的示例情况下，在从0.4tsS t s的溅射时间范围内的从钛层TL侧的硅化物层SLD的深度分布包含其中由AES溅射确定的钛(Ti)原子占由AES溅射确定的