第二 GaN外延层的台面；
[0050]形成覆盖所述AlGaN势皇功能层以及所述台面暴露的第二 GaN外延层的第一钝化层；
[0051]刻蚀所述第一钝化层和AlGaN势皇功能层形成栅极开口，所述栅极通过所述栅极开口嵌入所述AlGaN势皇功能层中；
[0052]在所述第一钝化层上以及所述栅极开口底部形成栅极介质层；
[0053]在所述栅极介质层和所述台面上方的第一钝化层上形成势皇阻挡层；
[0054]刻蚀所述势皇阻挡层、栅极介质层和第一钝化层形成源极开口和漏极开口 ；
[0055]溅射形成第一金属层，并刻蚀去除所述源极开口、漏极开口和栅极开口之外区域的第一金属层，形成所述栅极、源极和漏极。
[0056]进一步的，在所述的基于硅衬底的HEMT器件制作方法中，所述栅极、源极和漏极为Ti/Al/Ti/TiN合金，所述势皇阻挡层为TiN。
[0057]进一步的，在所述的基于硅衬底的HEMT器件制作方法中，还包括:
[0058]形成覆盖栅极、源极、漏极以及栅极介质层的第二钝化层；
[0059]刻蚀所述第二钝化层形成暴露所述栅极、源极和漏极的通孔；
[0060]形成与所述栅极电连接的栅极焊垫、与所述源极电连接的源极焊垫以及与所述漏极电连接的漏极焊垫。
[0061]相比于现有技术，本发明具有以下优点:
[0062]1、在娃衬底上先形成第一 GaN外延层，然后在第一 GaN外延层上形成图形化的介质层，再在第一 GaN外延层和图形化的介质层上覆盖第二 GaN外延层，本发明通过在GaN生长中进行图形化的处理，形成生长窗口，利用ELOG (外延横向过生长)改善机理来提高GaN材料的晶体结晶质量，进而改善基于娃衬底的HEMT器件的性能。
[0063]2、本发明形成AlGaN势皇功能层后形成第一钝化层，再采用深槽刻蚀技术在第一钝化层中形成开口，形成与AlGaN势皇功能层欧姆接触的源极和漏极，并将栅区域下的AlGaN势皇功能层刻蚀掉，使栅极嵌入到AlGaN势皇功能层中，使得栅区域下的二维电子气的密度减少，器件的转移特性曲线会正向移动，因此可以实现基于硅衬底的增强型的HEMT器件。
[0064]3、本发明在形成第一 GaN外延层之前，先在所述娃衬底上生长A1N层，所述A1N层可作为后续的成核节点；另外，本发明还在A1N层上生长缓冲层，通过插入所述缓冲层缓解由于不匹配引起的应力；进一步的，所述缓冲层为多层AlGaN层，所述多层AlGaN层中A1组分逐层下降，随着A1组分的降低，所述缓冲层的晶格结构越来越接近后续在其上形成的第一 GaN外延层，如此可获得较佳的晶格匹配效果；更进一步的，所述多层AlGaN层中生长厚度逐层增加；上述A1组分逐层下降并配以生长厚度逐渐增加的组合方式，可以获得较佳的匹配效果。
【附图说明】
[0065]图1是本发明一实施例的基于硅衬底的HEMT器件的制造方法的流程示意图；
[0066]图2?18是本发明一实施例的基于硅衬底的HEMT器件的制造方法过程中各步骤的器件剖面示意图。
【具体实施方式】
[0067]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0068]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0069]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制造中应包含长度、宽度及深度的三维空间尺寸。
[0070]本发明的核心思想在于，在娃衬底上先形成第一 GaN外延层，然后在第一 GaN外延层上形成图形化的介质层，再在第一 GaN外延层和图形化的介质层上形成第二 GaN外延层，通过在GaN生长中进行图形化的处理，形成生长窗口，利用EL0G生长改善机理来提高GaN材料的晶体结晶质量，进而改善基于娃衬底的HEMT器件的性能。
[0071]此外，传统的AlGaN/GaN异质结器件由于自发极化和压电极化效应，通常为耗尽型器件，而本发明形成AlGaN势皇功能层后形成第一钝化层，再采用深槽刻蚀技术在第一钝化层中形成开口，形成与AlGaN势皇功能层欧姆接触的源极和漏极，并将栅区域下的AlzGa{1 Z)N势皇功能层刻蚀掉形成栅极开口，使得栅区域下的二维电子气的密度减少，器件的转移特性曲线会正向移动，因此可以实现增强型(常关型)的HEMT器件。
[0072]具体参考图18所示，结合图2?17，本发明实施例提供了一种基于硅衬底的HEMT器件，包括:
[0073]硅衬底100 ；
[0074]形成于所述娃衬底100上的第一 GaN外延层103 ；
[0075]形成于所述第一 GaN外延层103上的图形化的介质层104 ；
[0076]覆盖第一 GaN外延层103和图形化的介质层104的第二 GaN外延层105 ;
[0077]形成于所述第二 GaN外延层105上的AlGaN势皇功能层106 ；以及
[0078]形成于所述AlGaN势皇功能层106上的栅极109_1、源极109_2和漏极109_3。
[0079]本实施例中，形成第一 GaN外延层103之前，先在所述硅衬底100上生长A1N层101，所述A1N层101作为后续的成核节点，形成所述A1N层101的形成温度例如为1200?1300°C，其厚度例如为80?120nm。
[0080]由于A1N材料与GaN材料之间存在晶格不匹配以及热膨胀不匹配，因此，优选方案中，形成第一 GaN外延层103之前，还在所述A1N层101上生长缓冲层102，通过插入所述缓冲层10缓解由于不匹配引起的应力。所述缓冲层102优选为多层AlGaN层，所述多层AlGaN层中A1组分逐层下降，随着A1组分的降低，所述缓冲层102的晶格结构越来越接近后续在其上形成的第一 GaN外延层103，如此可获得较佳的晶格匹配效果。作为一个优选的方案，所述缓冲层102共包括三层AlGaN层，所述三层AlGaN层的A1组分的摩尔浓度分别为80%、45%、20%。更优选的，所述三层AlGaN层的生长厚度逐层增加，分别为180nm、230nm和280nm。经实验发现，上述A1组分逐层下降并配以生长厚度逐渐增加的组合方式，可以获得最佳的效果。
[0081]所述第一 GaN外延层103用以实现平滑外延层表面的目的。考虑到若第一 GaN外延层103的厚度太薄不易形成平整的表面，而Si和GaN晶格常数差别较大，若第一 GaN外延层103的厚度太厚易产生较大的应力，故而本实施例将所述GaN层的厚度设置为300?500nm之间，薄膜质量较佳，但本发明并不限于此厚度。
[0082]本申请的关键在于，形成第一GaN外延层103之后，形成第二GaN外延层105之前，还在第一 GaN外延层103上生长图形化的介质层104。具体而言，可通过如下方式形成所述图形化的介质层104:首先，通过低压化学气相沉积(LPCVD)的方式在所述第一 GaN外延层103上形成介质层；接着，在所述介质层上形成图形化的光刻胶层，并以所述图形化的光刻胶层为掩膜刻蚀所述介质层，形成图形化的介质层；随后，即可去除图形化的光刻胶层。优选实施例中，介质层是氮化硅或者二氧化硅，厚度为100?300nm，当然本发明并不限制介质层的厚度，并且该介质层也可由氮化钛等材料代替。较佳的，所述图形化的介质层104为周期性阵列排布的六棱柱结