一种GaN器件及其制作方法
【技术领域】
[0001 ] 本发明涉及半导体制造领域，尤其涉及一种GaN器件及其制作方法。
【背景技术】
[0002]GaN作为宽禁带半导体的典型代表，具有更宽的禁带宽度、更高的饱和电子漂移速度、更高的临界击穿电场强度、更好的导热性能，更重要的是GaN与AlGaN能够形成AlGaN/GaN异质结，便于制作HEMT器件，实际上，GaN, A1N和AlxGai XN均为压电材料。
[0003]在GaN器件实际工作中，GaN基HEML中AlGaN耗尽层形状如下图1所示。栅极正下方耗尽层电场线平直，在栅极边缘处，耗尽层边界发生弯曲，曲率很大，造成电场线向栅极偏漏极边缘集中。
[0004]在实际使用中，GaN HEMT无论是微波射频放大器件，还是电力电子器件，栅极在漏端的边缘处，由于GaN逆压电特性的缘故，较大电场强度，会造成较大的应力，严重时会导致裂纹的产生，使得GaN HEMT器件失效。，为了避免该GaN HEMT器件失效，可以对GaN HEMT器件进行监控，但无法直接在GaN上制作传感器:，由于离2DEG沟道较近，影响GaN HEMT的正常工作状态。
[0005]因此，现有技术中在GaN层中制作电极时，存在对GaN HEMT器件的工作状态造成影响的技术问题。
【发明内容】
[0006]本发明通过提供一种GaN器件及其制作方法，在不影响该GaN器件的工作状态下，实现GaN器件工作状态的监控的技术效果。
[0007]本发明实施例的技术方案具体为:
[0008]—方面，本发明提供一种GaN器件，包括由下至上依次设置的衬底、A1N成核层、GaN过渡层、A1N隔离层、AlGaN势皇层、GaN帽层，在所述GaN帽层上的器件区域设置的栅极、源极和漏极，在所述GaN帽层的器件区域两侧开设有凹槽，所述凹槽从所述GaN帽层的表面嵌入延伸至所述A1N成核层，所述凹槽内的A1N成核层上形成有电极。
[0009]进一步地，在所述器件区域上所述栅极位于源极和漏极之间。
[0010]进一步地，所述器件区域上还覆盖有钝化层，所述钝化层覆盖所述栅极、源极和漏极上。
[0011]进一步地，所述凹槽的宽度在lOOnm?100 μm之间，且所述凹槽距离所述器件区域的距离为lOOnm?100 μπι。
[0012]进一步地，在所述凹槽的Α1Ν成核层上注入有Ga或者In离子，利于欧姆接触的制作。
[0013]进一步地，所述电极的材料为含有T1、Al、N1、Au的混合物，或者含有T1、Al、T1、Au的混合物，或者含有T1、Al、Mo、Au的混合物。
[0014]进一步地，所述衬底的材料为S1、SiC、GaN、金刚石中的任意一种。
[0015]进一步地，所述A1N成核层的厚度为50nm?500nm。
[0016]另一方面，本发明还提供了一种GaN器件的制作方法，包括如下内容:
[0017]在衬底上由下至上依次沉积形成A1N成核层、GaN过渡层、A1N隔离层、AlGaN势皇层和GaN帽层，并在所述GaN帽层的器件区域上形成栅极、源极和漏极；
[0018]在所述GaN帽层的器件区域两侧的探测区域进行刻蚀形成凹槽，所述凹槽从所述GaN帽层的表面嵌入延伸至所述A1N成核层；
[0019]在所述凹槽内的A1N成核层上注入离子，利于欧姆接触的制作；
[0020]在所述凹槽内的A1N成核层上制作电极，形成A1N压电探测区。
[0021]本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点:
[0022]1、由于该GaN器件包括由下至上依次形成的衬底、A1N成核层、GaN过渡层、A1N隔离层、AlGaN势皇层、GaN帽层，在GaN帽层上的器件区域设置的栅极、源极和漏极，在器件区域两侧的探测区域开设有凹槽，该凹槽从GaN帽层的表面嵌入延伸至A1N成核层，所述凹槽内的A1N成核层上形成有电极，进而实现了在不影响GaN器件正常工作的情况下，实现GaN器件工作状态的监控。
[0023]2、由于GaN器件的集成度高，工艺简单，可预警GaN器件局部电场过强，由于逆压电效应造成的失效，确保通讯系统的正常运行。
【附图说明】
[0024]图1为现有技术中GaN基HEML中AlGaN耗尽层实际工作中电场分布的示意图；
[0025]图2为本发明实施例中GaN器件的结构示意图；
[0026]图3、图4为本发明实施例中GaN器件的制作流程示意图。
【具体实施方式】
[0027]本发明通过提供一种GaN器件及其制作方法，实现了能够在GaN层中有效制作电极，从而达到不影响该GaN器件的工作状态的技术效果。
[0028]为了解决上述技术问题，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
[0029]本发明实施例提供了一种GaN器件，如图2所示，包括由下至上依次设置的衬底
101、A1N成核层102、GaN过渡层103、A1N隔离层104、AlGaN势皇层105、GaN帽层106，在该GaN帽层106上的器件区域设置的栅极G、源极S和漏极D，在该器件区域两侧的探测区域开设有凹槽107，该凹槽107从GaN帽层106的表面嵌入延伸至A1N成核层102，该凹槽107内的A1N成核层104上形成有电极108。
[0030]其中，该器件区域上的栅极G位于源极S和漏极D之间，该器件区域上还覆盖有钝化层109，该钝化层109覆盖在该栅极G、源极S和漏极D上。
[0031]上述凹槽107的宽度lOOnm?100 μπι之间，且凹槽107距离器件区域的距离为lOOnm?100 μ m。该凹槽107内的A1N成核层102上形成电极108之前，注入有Ga或者In离子。该电极109的材料为含有T1、Al、N1、Au的混合物，或者含有T1、Al、T1、Au的混合物，或者含有T1、Al、Mo、Au的混合物。在本发明实施例中就不具体赘述了。该衬底101的材料为S1、SiC、GaN、金刚石中的任意一种。该A1N成核层102的厚度为50nm?500nm。从而形成的GaN器件集成度高。在不影响该GaN器件的工作状态下，实现该GaN工作状态的监控。
[0032]另一方面，本发明实施例还提供了一种GaN器件的制作方法，首先制作外延片，在衬底101上由下至上依次沉积形成A1N成核层102、GaN过渡层103、A1N隔离层104、AlGaN势皇层105和GaN帽层106，并在该GaN帽层106的器件区域上形成栅极G、源极S和漏极Do然后，在该器件区域上形成钝化层109，该该钝化层109覆盖该栅极G、源极S和漏极D。如图3所示。该衬底101的材料为S1、SiC、GaN、金刚石、Diamond中的任意一种，该A1N成核层102的厚度为50nm?500nmo
[0033]接着，在该GaN帽层106的器件区域两侧的探测区域进行刻蚀形成凹槽107，所述凹槽107从GaN帽层106的表面嵌入延伸至A1N成核层102。如图4所示。
[0034]在具体的实施方式中，首先，在该GaN帽层106的器件区域两侧的探测区域进行光亥IJ，再进行干法刻蚀或者湿法刻蚀形成凹槽107，使得该凹槽107的底端到达该A1N成核层
102。该凹槽107宽度在lOOnm?100 μ m，且该凹槽107距离该器件区域的距离为lOOnm?1 μ m0
[0035]然后，在该凹槽107的A1N成核层102上注入离子。具体是注入Ga或者In的离子。该步骤是为了辅助形成欧姆电极。
[0036]因此，在注入离子之后，在该凹槽107内的A1N成核层102上制作电极108，电极108的材料可以为含有T1、Al、N1.Au的混合物，或者是含有T1、Al、T1.Au的混合物，或者含有T1、Al、Mo、Au的混合物，在本发明实施例中就不再详细赘述了，如图2所示。由此制作获得的GaN器件能够探测的信号包括电压、电流，电阻。
[0037]由此获得的GaN器件可以在不影响GaN器件正常工作的情况下，实现GaN器件工作状态的监控，同时，该器件集成度高、工艺简单，可预警GaN器件局部电场过强，确保通讯系统的正常运行。
[0038]尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
[0039]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种GaN器件，其特征在于，包括由下至上依次设置的衬底、A1N成核层、GaN过渡层、A1N隔离层、AlGaN势皇层、GaN帽层，在所述GaN帽层上的器件区域设置的栅极、源极和漏极，在所述GaN帽层的器件区域两侧的探测区域开设有凹槽，所述凹槽从所述GaN帽层的表面嵌入延伸至所述A1N成核层，所述凹槽内的A1N成核层上形成有电极。2.根据权利要求1所述的GaN器件，其特征在于，所述栅极位于源极和漏极之间。3.根据权利要求1所述的GaN器件，其特征在于，所述器件区域上还覆盖有钝化层，所述钝化层覆盖所述栅极、源极和漏极上。4.根据权利要求1所述的GaN器件，其特征在于，所述凹槽的宽度在lOOnm?100μπι之间，且所述凹槽距离所述器件区域的距离为lOOnm?100 μπι。5.根据权利要求1所述的GaN器件，其特征在于，在所述凹槽的A1N成核层上注入有Ga或者In离子。6.根据权利要求1所述的GaN器件，其特征在于，所述电极的材料为含有T1、Al、N1、Au的混合物，或者含有T1、Al、T1、Au的混合物，或者含有T1、Al、Mo、Au的混合物。7.根据权利要求1所述的GaN器件，其特征在于，所述衬底的材料为S1、SiC、GaN、金刚石中的任意一种。8.根据权利要求1所述的GaN器件，其特征在于，所述A1N成核层的厚度为50nm?500nmo9.一种根据权利要求1-6任一项所述的GaN器件的制作方法，其特征在于，包括如下内容: 在衬底上由下至上依次沉积形成A1N成核层、GaN过渡层、A1N隔离层、AlGaN势皇层和GaN帽层，并在所述GaN帽层上的器件区域形成栅极、源极和漏极； 在所述GaN帽层的器件区域两侧区域进行刻蚀形成凹槽，所述凹槽从所述GaN帽层的表面嵌入延伸至所述A1N成核层； 在所述凹槽内的A1N成核层上注入离子； 在所述凹槽内的A1N成核层上制作电极，形成A1N压电探测区。
【专利摘要】本发明涉及半导体制造领域，通过提供一种GaN器件及其制作方法，该器件包括由下至上依次设置的衬底、AlN成核层、GaN过渡层、AlN隔离层、AlGaN势垒层、GaN帽层，在所述GaN帽层上的器件区域设置的栅极、源极和漏极，在所述GaN帽层的器件区域两侧的探测区域开设有凹槽，所述凹槽从所述GaN帽层的表面嵌入延伸至所述AlN成核层，所述凹槽的AlN成核层上形成有电极，从而在不影响该GaN器件的工作状态下，实现GaN器件工作状态的监控的技术效果。
【IPC分类】H01L21/335, H01L29/778
【公开号】CN105244378
【申请号】CN201510791720
【发明人】陈一峰
【申请人】成都嘉石科技有限公司
【公开日】2016年1月13日
【申请日】2015年11月17日