离子感测场效晶体管的制作方法
【技术领域】
[0001]本发明是有关于一种场效晶体管，且特别是有关于一种离子感测场效晶体管(1n-Sensitive Field Effect Transistor， ISFET)。
【背景技术】
[0002]离子感测场效晶体管是Bergveld Piet于公元1970年提出。离子感测场效晶体管主要是用以量测溶液中的离子浓度(如氢离子浓度)。在以离子感测场效晶体管对溶液的离子浓度进行量测的过程中，流经离子感测场效晶体管的电流会随着溶液中的离子浓度而改变。离子感测场效晶体管的元件设计概念主要源自于互补金氧半导体场效晶体管(MOSFET)，Bergveld Piet发现将互补金氧半导体场效晶体管中的金属栅极移除并将其浸入溶液中，场效晶体管的通道电流会随着溶液中的氢离子浓度不同而有所变化，因此离子感测场效晶体管可用以量测溶液中的离子浓度。
[0003]针对溶液中的不同离子，离子感测场效晶体管可采用不同材质的感测薄膜方可进行该离子浓度的量测，由于溶液中的离子与感测薄膜的键结有其极限(感测极限)存在，因此如何突破离子感测场效晶体管的感测极限实为目前业界亟欲解决的议题之一。
【发明内容】
[0004]本发明提供一种离子感测场效晶体管，其具备高感测极限。
[0005]本发明的一种离子感测场效晶体管，其包括一载子阻陷迭层、一栅极、一通道层、一源极、一漏极以及一感测薄膜。栅极与通道层配置于载子阻陷迭层的二相对侧，源极以及漏极与通道层电性连接。感测薄膜配置于通道层上，且通道层位于载子阻陷迭层与感测薄膜之间。
[0006]在本发明的一实施例中，上述的载子阻陷迭层包括一第一介电层、一第二介电层以及一载子阻陷层，其中载子阻陷层配置于第一介电层与第二介电层之间。
[0007]在本发明的一实施例中，上述的栅极适于配置于一基板上，载子阻陷迭层覆盖栅极，通道层覆盖载子阻陷迭层，且源极与漏极覆盖部分的通道层。
[0008]在本发明的一实施例中，上述的通道层的材质例如为非晶硅。
[0009]在本发明的一实施例中，上述的离子感测场效晶体管可进一步包括一源极奥姆接触层以及一漏极欧姆接触层，源极欧姆接触层配置于源极与通道层之间，且漏极欧姆接触层配置于漏极与通道层之间。
[0010]在本发明的一实施例中，上述的离子感测场效晶体管可进一步包括一与源极电性连接的源极接触导体以及一与漏极电性连接之漏极接触导体。
[0011]在本发明的一实施例中，上述的离子感测场效晶体管，可进一步包括一保护层，此保护层覆盖源极、漏极以及通道层的一部分区域，且保护层具有一感测槽以将通道层的一部分区域暴露，而感测薄膜配置于感测槽所暴露出的通道层上。
[0012]在本发明的一实施例中，上述的感测槽为条状感测槽，且条状感测槽的延伸方向平行于栅极的延伸方向。
[0013]在本发明的一实施例中，上述的感测槽的深度大于1毫米，而感测槽的宽度大于5毫米。
[0014]在本发明的一实施例中，上述的保护层的厚度大于1毫米。
[0015]在本发明的一实施例中，上述的保护层包括一光刻胶层。
[0016]在本发明的一实施例中，上述的保护层包括一光刻胶层以及一元件封装层，其中光刻胶层覆盖源极、漏极以及通道层的部分区域，而元件封装层覆盖光刻胶层。
[0017]在本发明的一实施例中，上述的感测薄膜进一步覆盖源极以及漏极。举例而言，上述的感测薄膜包括一感测部分以及一感测部分，其中感测部分覆盖通道层的一部分区域，而保护部分覆盖源极以及漏极，且保护部分的厚度大于感测部分的厚度以于感测部分上方定义出一感测槽。
[0018]基于上述，本发明的离子感测场效晶体管具有载子阻陷迭层，且载子阻陷迭层可借由栅极的控制而使载子被阻陷于载子阻陷迭层中，被阻陷于载子阻陷迭层中的载子可以有效地提升离子感测场效晶体管的感测极限。
[0019]以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
【附图说明】
[0020]图1A是依照本发明第一实施例的离子感测场效晶体管的剖面示意图。
[0021]图1B是依照本发明第一实施例的离子感测场效晶体管的上视示意图。
[0022]图2A是依照本发明第二实施例的离子感测场效晶体管的剖面示意图。
[0023]图2B是依照本发明第二实施例的离子感测场效晶体管的上视示意图。
[0024]100、100’:离子感测场效晶体管
[0025]110:载子阻陷迭层
[0026]112:第一介电层
[0027]116:第二介电层
[0028]114:载子阻陷层
[0029]120:栅极
[0030]130:通道层
[0031]140S:源极
[0032]140D:漏极
[0033]150、150’:感测薄膜
[0034]150a:感测部分
[0035]150b:保护部分
[0036]160S:源极欧姆接触层
[0037]160D:漏极欧姆接触层
[0038]170S:源极接触导体
[0039]170D:漏极接触导体
[0040]150’:保护层
[0041]150a:光刻胶层
[0042]150b:元件封装层
[0043]SUB:基板
[0044]T:感测槽
【具体实施方式】
[0045]第一实施例
[0046]图1A是依照本发明第一实施例的离子感测场效晶体管的剖面示意图，而图1B是依照本发明第一实施例的离子感测场效晶体管的上视示意图。请同时参照图1A与图1B，本实施例之离子感测场效晶体管100包括一载子阻陷迭层110、一栅极120、一通道层130、一源极140S、一漏极140D以及一感测薄膜150。栅极120与通道层130配置于载子阻陷迭层110的二相对侧，源极140S以及漏极140D与通道层130电性连接。感测薄膜150配置于通道层130上，且通道层130位于载子阻陷迭层110与感测薄膜150之间。举例而言，本实施例的离子感测场效晶体管100是制作于一基板SUB上，栅极120配置于基板SUB上，载子阻陷迭层110配置于基板SUB上以覆盖住栅极120，通道层130配置于载子阻陷迭层110的部分区域上并且位于栅极120的上方，源极140S与漏极140D彼此相互分离地配置于通道层130与载子阻陷迭层110上，而感测薄膜150则配置于源极140S与漏极140D之间的通道层130上。如图1A所示，本实施例的离子感测场效晶体管100为底电极型态的离子感测场效晶体管。
[0047]在本实施例中，载子阻陷迭层110包括一第一介电层112、一第二介电层116以及一载子阻陷层114，其中载子阻陷层114配置于第一介电层112与第二介电层116之间。在载子阻陷迭层110中，第一介电层112扮演了穿遂介电层(tunneling dielectric layer)的角色，而第二介电层116扮演了阻断介电层(blocking dielectric layer)的角色。当一高电压施加于栅极120时，电荷可通过FN穿遂效应而穿遂过第一介电层112而被阻陷于载子阻陷层114中，且被阻陷于载子阻陷层114中的电荷会被第二介电层116所阻断而不会进一步穿遂过第二介电层116。举例而言，第一介电层112与第二介电层116的材质例如为氧化硅，而载子阻陷层114的材质例如为氮化硅。
[0048]在本实施例中，通过适当施加电压于栅极120上可以控制载子阻陷层114中载子被阻陷的状况。换言之，通过适当施加电压于栅极120上，可对载子阻陷迭层110进行编程(programming)、抹除(erasing)等动作。
[0049]在本实施例中，通道层130的材质例如为非晶硅或其它半导体材料，而感测薄膜150的材质例如为二氧化硅(Si02)、氮化硅(Si3N4)、五氧化二钽(Ta205)、二氧化铪(Hf02)、三氧化二铝(A1203)等。
[0050]为了降低源极140S与通道层130之间以及漏极140D与通道层130之间的接触阻抗，本实施例可于源极140S与通道层130之间形成一源极欧姆接触层160S以及于漏极140D与通道层130之间形成一漏极欧姆接触层160D。举例而言，源极欧姆接触层160S与漏极欧姆接触层160D可为N型掺杂的非晶娃层(N+doped amorphous silicon layer)。此夕卜，本实施例中的离子感测场效晶体管100可进一步包括一与源极140S电性连接的源极接触导体170S以及一与漏极140D电性连接之漏极接触导体170D。一般而言，前述的源极接触导体170S与漏极接触导体170D可采用金属材质，以期增进离子感测场效晶体管100的元件表现。
[0051]为了增进离子感测场效晶体管100的元件信赖性，本实