一种mis薄膜电容器的制造工艺的制作方法
【技术领域】
[0001]本发明属于半导体集成电路制造技术领域，具体涉及一种MIS薄膜电容器的制造工艺。
【背景技术】
[0002]电容器是集成电路中使用很广的一类元器件，适用于需要DC阻隔、RF旁路的芯片与引线电路，还可在滤波器、振荡器和匹配网络中作调谐元件。目前，金属-绝缘层-金属电容器的报道较多，绝缘层一般为单一的氧化物或者氮化物，金属一般为与金属互联工艺相兼容的铜、铝等，但此种电容器易受介质材料影响，如介质材料的均匀性和其本身缺陷等，导致电容器的温度系数高达±20%?±30%，Q值较低(一般小于1000)，电容量一致性差。本发明采用热氧化技术和等离子体增强化学气相沉积(PECVD)法在低电阻率硅衬底上依次制备S1jP Si 3N4功能层，再通过金属化制备金上电极，使用背部减薄、溅射下电极，经电镀和划片切割工艺，制得金-低电阻率硅基-双介质层-金新型MIS薄膜电容器。通过上述方法制备的MIS薄膜电容器，其温度系数低于50ppm/°C，Q值大于7000，电容量一致性好，工作温度范围较宽(_65°C至200°C之间工作)，并且具有很高绝缘电阻(大于1006Ω)、优异的长期稳定性与可靠性。除此之外，还具有可通过计算设计双介质膜层的厚度，从而可准确设计电容器电容量的优点。
【发明内容】
[0003]针对现有技术中存在的问题，本发明提供一种MIS薄膜电容器的制造工艺，解决了常规芯片电容器温度系数高、Q值小、容值一致性差、绝缘电阻小、以及设计和产品偏差大等问题。
[0004]本发明的技术方案:
[0005]—种MIS薄膜电容器的制造工艺，包括以下步骤:
[0006](1)低电阻率硅衬底准备:选用电阻率< 0.0015 Ω.cm的硅片作为硅衬底；
[0007](2)娃片清洗:将娃片清洗、用干，待用；
[0008](3)生成氧化硅层:采用热氧化法生成氧化硅层，将清洗、甩干后的硅片置于含氧气氛的高温扩散炉中，使其表面的硅与氧气反应生成氧化硅薄膜层；
[0009](4)沉积氮化硅层:采用等离子体增强化学气相沉积法沉积氮化硅层；
[0010](5)热处理:将沉积氮化硅层后的硅衬底在真空气氛中热处理后待用；
[0011](6)溅射上电极:将热处理后的硅衬底清洗干净，然后用磁控溅射法依次溅射钛钨打底层和金层；
[0012](7)曝光显影、电镀、腐蚀:
[0013]根据电容量要求，选择合适的掩模板，设置合适的曝光时间进行曝光，采用与光刻胶相匹配的显影液进行显影；
[0014]曝光显影后，电镀Au层，然后电镀Ni层；
[0015]曝光显影和电镀后的其他部分即绝缘边和刀宽部分进行湿法刻蚀，首先用丙酮去除未曝光的光刻胶，然后依次刻蚀Au、Tiff,最后刻蚀Ni ；
[0016](8)背部减薄:采用机械减薄的方法，对硅衬底进行减薄，使电容器达到所需厚度；
[0017](9)溅射下电极:将处理后的硅衬底清洗干净，清洗后用磁控溅射法依次溅射钛钨打底层和金层；
[0018](10)划片切割:采用机械切割的方法，将溅射下电极后的硅衬底进行划片切割，制得尺寸符合要求的MIS薄膜电容器。
[0019]进一步的，所述步骤(1)中的低电阻率硅片是通过高掺杂硼元素来实现的，硼元素的掺杂浓度为102°/cm3;利用高掺杂硼元素可降低金属下电极的接触电阻，提高MIS薄膜电容器的Q值；另外，采用低电阻率硅片，还可以提高MIS薄膜电容器的稳定性。
[0020]进一步的，所述步骤(2)中硅片清洗包括下述步骤:
[0021]a、按体积比配置氨水:双氧水:去离子水=1: 4: 50的混合溶液于石英缸中，将装有硅片的硅片盒置于石英缸中，在85?95°C下煮沸8?12min，然后用去离子水将硅片和石英缸冲洗三次；
[0022]b、按体积比配置盐酸:双氧水:去离子水=1:1:6的混合溶液于石英缸中，将装有硅片的硅片盒置于石英缸中，在85?95°C下煮沸8?12min，然后用去离子水将硅片冲洗二次；
[0023]c、按体积比配置氢氟酸:去离子水=1: 50的混合溶液于硅片清洗机中，将装有娃片的娃片盒置于清洗机中，lmin后取出，用85?95°C的去离子水清洗8?12min ；
[0024]d、将装有硅片的硅片盒置于甩干机中，甩干，待用。
[0025]进一步的，所述步骤(3)中氧化硅层还可通过溅射、分子束外延法生成。
[0026]进一步的，所述步骤(4)中氮化硅层还可通过电子束蒸发法生成。
[0027]作为优选的技术方案，所述步骤(5)中沉积氮化硅层后的硅衬底在700°C下真空气氛中热处理30min ;经过热处理后沉积的氮化硅层更加稳定，消除缺陷产生的应力，增加相互扩散提高粘附力，MIS薄膜电容器的Q值和绝缘电阻达到最佳。
[0028]进一步的，所述步骤￠)中清洗采用丙酮清洗一无水乙醇清洗一去离子水清洗三步法；经过清洗，可提高上电极金层与沉积功能层后硅衬底的附着力。
[0029]进一步的，所述步骤(8)中娃衬底减薄厚度范围为0.1016?0.1524mm ；
[0030]进一步的，所述步骤(9)中钛钨打底层和金层要在同一氛围中溅射，溅射后下电极金层厚度达到0.8?1.2 μ m。
[0031]本发明的有益效果:
[0032](1)本发明的MIS薄膜电容器采用低电阻率硅片作为衬底，依次在低电阻率硅衬底上生长氧化硅层和沉积氮化硅层双层介质作为绝缘功能层，提高了电容器的Q值，如8.2pFMIS薄膜电容器在1MHz下Q值多18000，比其他薄膜电容和陶瓷电容高出三个数量级，非常适用于隔直方面。
[0033](2)本发明的MIS薄膜电容器上电极位于硅衬底的抛光面上，经过电镀后，上电极金层与硅衬底之间的附着力很好，金带键合强度多24g力。
[0034](3)本发明的MIS薄膜电容器的电容温度系数极低，小于50ppm/°C
[0035](4)本发明依次在低电阻率硅衬底上生长氧化硅层和氮化硅层双层介质作为绝缘功能层，有效降低了电容器内粒子贯穿几率，提高了 MIS薄膜电容器的耐压和稳定性。
[0036](5)本发明制备工艺简单，与普通半导体薄膜工艺兼容，成本低廉，稳定性和重复性较好，适合批量化生产。
【附图说明】
[0037]为了更清楚地说明本发明的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的其中一个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0038]图1为本发明的结构示意图；
[0039]图2为Si_Si02系统中的电荷和态的示意图；
[0040]图中:1-低电阻率娃片、2_氧化娃层、3_氣化娃层、4_钦妈打底层、5_金层。
【具体实施方式】
[0041]为使本领域技术人员详细了解本发明的生产工艺和技术效果，下面以具体的生产实例来进一步介绍本发明的应用和技术效果。
[0042]如图1所示，本发明工艺制造的电容器由低电阻率硅衬底1、氧化硅层2、氮化硅层3、钛钨打底层4和金层5构成，具体工艺方法见实施例。
[0043]实施例1
[0044]—种MIS薄膜电容器的制造工艺，包括以下步骤:
[0045](1)低电阻率硅衬底准备:选用电阻率< 0.0015 Ω.cm的硅片作为硅衬底；低电阻率硅片是通过高掺杂硼元素来实现的，硼元素的掺杂浓度为102°/cm3;利用高掺杂硼元素可降低金属下电极的接触电阻，提高MIS薄膜电容器的Q值；另外，采用低电阻率硅片，还可以提高MIS薄膜电容器的稳定性；
[0046](2)硅