应变多层阻变存储元件的制作方法
【技术领域】
[0001]本发明涉及用于数据存储装置的阻变(resistive-switching)存储元件。
【背景技术】
[0002]电阻式随机存取存储器(resistiverandom-access memory, Re RAM)是一种可以用作不同计算设备(例如，计算机、游戏控制台、便携式电话)或便携式数据存储设备的存储器的非易失性存储器类型。
[0003]当今的计算设备和便携式数据存储设备使用不同类型的易失性和非易失性存储器，例如动态随机存取存储器(DRAM)及其变型，其中组成数字信息的各比特被存储在集成电路中不同的电容器中。电容器可以被充电或放电；这两个状态被用于表示比特的两个值。然而，DRAM的重要缺点是由于电容器泄漏电荷，所以除非电容器电荷被周期性刷新，否则信息将最终衰减。因此，DRAM被认为是一种高易失性存储器。由于该刷新要求，所以这样的存储器类型在与其结合的计算设备中消耗大量的能量，并且由于其对电池寿命的消耗而非常期望(特别是鉴于便携式计算设备的增加)商业上提供无需这样的对存储元件的刷新的存储器类型。
[0004]另一方面，存在非易失性存储器类型，例如主要结合在便携式数据存储设备中的NAND或N0R快闪存储器(flash memory)。虽然这样的存储器类型无需定期刷新，但是个别存储元件需要高压脉冲用于设置和读取比特值，这对于依赖电池作为电源的计算设备再次是不利的。此外，这样的存储元件能够访问的速度不令人满意。快闪存储器的另一问题是在一定次数的读取/写入周期之后，存储元件停止运行。为了减轻这样的周期相关的耗损的缺点，使用了复杂的控制程序，该程序通过将耗损平均地分布在快闪存储器的所有存储元件中来延长这样的存储元件的使用寿命。然而，这样的方法不会改变这样的快闪存储器具有明显低于例如SDRAM的寿命的事实。
[0005]US 8049305公开了一种利用应力工程的阻变存储装置，该装置包括:包括第一导电电极的第一层；包括阻变元件的在第一层上方的第二层；以及包括第二导电电极的在第二层上方的第三层，其中当加热存储元件时在第一层与第二层之间的第一界面处的转变元件中产生了第一应力，并且其中当加热时在第二层与第三层之间的第二界面处的转变元件中产生了第二应力。该应力是通过设计其中阻变元件的材料和电极具有不同热膨胀系数(CTE)的存储装置在加热时引起的。
[0006]然而，US8049305的阻变存储元件无法提供商业应用级读取特性，原因是阻变元件的高阻态(RH)与低阻态(RL)之间的小的差别抑制快速和容易的读取访问。虽然程度较轻，但是US8049305的阻变元件呈现了基于电容器类型的存储器的相似的问题，原因是已经发现，随着之前设置的高阻态(RH)最终恢复到低阻态(RL)，电阻状态的小的差别导致所存储信息的随时间的衰减。
[0007]因此需要提供易失性较小、能效更高、更耐耗损以及还有更快速类型的存储元件，该存储元件可以使用已存在的设备并且以可负担的成本来制造。
【发明内容】
[0008]在从属权利要求中对本发明进一步的实施方案进行了阐述。
【附图说明】
[0009]参照附图在下面描述了本发明的优选实施方案，该附图是出于说明本发明的优选实施方案的目的而非对其进行限制的目的。在附图中，
[0010]图1示出了由第一电极la、第二电极lb以及阻变元件6组成的阻变存储元件7的示意图，阻变元件6具有取向为平行于由第一电极la或第二电极lb限定的平面的4个不同的金属氧化物层2、3、4、5。
[0011]图2示出了由第一电极la、第二电极lb以及阻变元件6组成的阻变存储元件7的示意图，阻变元件6具有取向为平行于由第一电极la或第二电极lb限定的平面的4个不同的金属氧化物层2、3、4、5。
[0012]图3示出了由第一电极la、第二电极lb以及阻变元件5组成的阻变存储元件6的示意图，阻变元件5由周期性重复4次的金属氧化物多层7组成，金属氧化物多层7由3个金属氧化物层2、3、4组成。
[0013]图4示出了阻变存储元件的三维阵列的示意图，所述阻变存储元件各自包括在基板1上的两个电极2，并且各自包括由周期性重复2次的金属氧化物多层组成的阻变元件，所述金属氧化物多层由2个金属氧化物层3、4组成。
【具体实施方式】
[0014]本发明的阻变存储元件包括:第一电极；阻变元件；和第二电极，其中阻变元件被布置在第一电极与第二电极之间，并且阻变元件包括多个金属氧化物层或由多个金属氧化物层组成，并且其中阻变元件的相邻金属氧化物层包括不同金属氧化物或由不同金属氧化物组成。
[0015]在本发明的上下文中，表述“多个金属氧化物层”指2个或更多个金属氧化物层。
[0016]本发明的阻变存储元件可以被结合在例如存储装置中用于便携式数据存储设备或计算设备。第一电极材料和第二电极材料包括导电材料，例如金属，特别是贵金属及其衍生物。关注的是掺杂硅、铝锌氧化物(ΑΖ0)、铟锡氧化物(ΙΤ0)、氮化钛、氮化钽、钨、掺杂硅(例如，η型或ρ型)、舒、氧化舒、铀、钛、银、铜、招、钽、络、钴、铁、金、妈、铱、氧化铱以及镍。用于各个单独电极的材料可以独立选择或者可以相同。例如，第一电极和第二电极可以为铂，或者第一电极可以为金，第二电极可以为钛。
[0017]第一电极和第二电极的几何形状为使得第一电极与阻变元件之间的接触区以及第二电极与阻变元件之间的接触区能够设置和读取阻变元件的电阻状态。示例性的几何形状为正方形、矩形、圆形、椭圆形、多边形例如三角形或六边形。
[0018]通常，电极的厚度可以为lnm至约500nm，优选地为lnm至lOOnm。
[0019]本发明的阻变存储元件可以通过在任何适合的基底材料(包括硅)上沉积来制造，并且特别是也可以在非硅基底材料(例如氧化铝，并且特别是刚玉或蓝宝石)上沉积。另一类型的适合的基底材料可以是基于聚合物的基底材料，例如聚酰亚胺膜，特别是可以通过特拉华州的杜邦公司购得的商标为KAPTON的聚氧二亚苯基均苯四甲酰亚胺(poly-oxydiphenylene-pyromellitimide)膜。在本发明的特定实施方案中，本发明的阻变存储元件被沉积在透明、柔性基底材料(例如基于聚合物的基底材料)片上，并且第一电极和第二电极由透明材料(例如，铝锌氧化物(AZ0)或铟锡氧化物(IT0))制成以制造柔性、透明的存储装置。
[0020]本发明的阻变存储元件的阻变元件包括多个金属氧化物层。包括在该多个金属氧化物层中的金属氧化物层可以被布置成基本上彼此平行以形成金属氧化物层的堆叠体。
[0021]除了被布置成基本上彼此平行以外，本发明的阻变存储元件中的金属氧化物层可以取向为基本上平行于由第一电极或第二电极限定的平面，或者可以取向为基本上垂直于由第一电极或第二电极限定的平面。
[0022]该阻变存储元件能够存储信息所依据的基本原理为在已知阻变存储元件中，阻变元件的电流电压特性呈现了非线性滞回性能，这可以通过多于一个电阻状态来定义。因此，可以通过将阻变元件的电阻状态设置成特定电阻状态来存储二元信息。期望的电阻状态可以通过在跨阻变元件的两个电极之间施加电势来设置。
[0023]在本发明的阻变存储元件中，阻变元件的相邻金属氧化物层包括不同的金属氧化物。由于不同的金属氧化物原则上具有不同的晶格常数，所以在两个相邻金属氧化物层之间的界面处引起的晶格失配在各个相邻金属氧化物层中产生了应变ε。在不希望受限于特定理论的情况下