半导体器件以及形成垂直结构的方法
【技术领域】
[0001]本发明涉及半导体器件以及形成垂直结构的方法。
【背景技术】
[0002]垂直半导体器件(诸如垂直全环栅晶体管)是半导体工业中一个新兴的研究领域。然而，由于器件的重要部分易受氧化，故器件的工艺集成一直以来都是一个挑战。因此，我们需要改进上述缺陷。
【发明内容】
[0003]为了解决现有技术中的问题，本发明提供了一种形成具有至少两个阻挡层的垂直结构的方法，包括:提供衬底；在所述衬底上方提供垂直结构；在所述垂直结构的源极、沟道、和漏极上方提供第一阻挡层；以及在所述垂直结构的栅极和所述漏极上方提供第二阻挡层。
[0004]在上述方法中，还包括:对应于所述垂直结构的所述源极，在所述第一阻挡层上方形成第一层间电介质。
[0005]在上述方法中，还包括:在所述垂直结构的所述沟道上方形成所述栅极。
[0006]在上述方法中，还包括:在所述垂直结构的所述沟道上方形成所述栅极；还包括:对应于所述垂直结构的所述栅极和所述漏极，在所述第二阻挡层上方形成第二层间电介质。
[0007]在上述方法中，还包括:在所述垂直结构的所述沟道上方形成所述栅极；还包括:对应于所述垂直结构的所述栅极和所述漏极，在所述第二阻挡层上方形成第二层间电介质；还包括:对所述第二层间电介质实施化学机械抛光，并且停止在所述第二阻挡层上；蚀刻所述第二层间电介质和所述第二阻挡层，以露出所述漏极的顶部；以及在所述漏极上形成硅化物。
[0008]在上述方法中，还包括:在所述垂直结构的所述沟道上方形成所述栅极；还包括:对应于所述垂直结构的所述栅极和所述漏极，在所述第二阻挡层上方形成第二层间电介质；还包括:对所述第二层间电介质实施化学机械抛光，并且停止在所述第二阻挡层上；蚀刻所述第二层间电介质和所述第二阻挡层，以露出所述漏极的顶部；以及在所述漏极上形成硅化物；还包括:形成穿过所述第一阻挡层、所述第一层间电介质、所述第二阻挡层、以及所述第二层间电介质的开口 ；以及在所述开口中形成接触金属。
[0009]在上述方法中，还包括:蚀刻所述第二阻挡层，以露出所述漏极和所述栅极的顶部；以及在所述栅极的顶部和所述漏极的侧壁上方形成第三阻挡层以作为间隔件。
[0010]在上述方法中，其中，在所述垂直结构的所述栅极和所述漏极上方提供所述第二阻挡层还包括:提供与所述垂直结构的所述漏极的侧壁相接触的所述第二阻挡层。
[0011]在上述方法中，其中，在所述垂直结构的所述栅极和所述漏极上方提供所述第二阻挡层还包括:提供与所述垂直结构的所述漏极的侧壁以及所述栅极的顶部和侧壁相接触的所述第二阻挡层。
[0012]在上述方法中，其中，在所述垂直结构的所述栅极和所述漏极上方提供所述第二阻挡层还包括:提供具有30埃至60埃的所述第二阻挡层。
[0013]在上述方法中，其中，在所述垂直结构的所述栅极和所述漏极上方提供所述第二阻挡层还包括:通过使用SiN、SiCN和S1CN中的至少一种提供所述第二阻挡层。
[0014]根据本发明的又一个方面，提供了一种形成垂直结构的方法，包括:提供衬底；在所述衬底上方提供垂直结构；以及在所述垂直结构上方提供阻挡层以保护所述垂直结构不受氧化的影响。
[0015]在上述方法中，其中，在所述垂直结构上方提供阻挡层以保护所述垂直结构不受氧化的影响还包括:在所述垂直结构上方提供所述阻挡层，以在形成氧化物层期间保护所述垂直结构不受氧化的影响。
[0016]在上述方法中，其中，在所述垂直结构上方提供阻挡层以保护所述垂直结构不受氧化的影响还包括:在所述垂直结构的源极上方提供所述阻挡层，以在对应于所述源极的氧化物层形成期间保护所述源极。
[0017]在上述方法中，其中，在所述垂直结构上方提供阻挡层以保护所述垂直结构不受氧化的影响还包括:在所述垂直结构的栅极上方提供所述阻挡层，以在对应于所述栅极的氧化物层形成期间保护所述栅极。
[0018]在上述方法中，其中，在所述垂直结构上方提供阻挡层以保护所述垂直结构不受氧化的影响还包括:在所述垂直结构的漏极上方提供所述阻挡层，以在对应于所述漏极的氧化物层形成期间保护所述漏极。
[0019]在上述方法中，其中，在所述垂直结构上方提供阻挡层以保护所述垂直结构不受氧化的影响还包括:通过使用SiN、SiCN和S1CN中的至少一种提供所述阻挡层。
[0020]根据本发明的又一个方面，提供了一种半导体器件，包括:衬底；垂直结构，位于所述衬底上方，并且具有源极、栅极和漏极；以及阻挡层，位于所述垂直结构的所述栅极和所述漏极上方。
[0021]在上述器件中，其中，所述阻挡层设置在所述垂直结构的所述漏极的顶部和侧壁、以及所述垂直结构的所述栅极的顶部上方。
[0022]在上述器件中，其中，所述阻挡层将所述漏极以及所述栅极隔离从而不受氧化的影响。
【附图说明】
[0023]当结合附图进行阅读时，通过以下详细描述可更好地理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘出。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0024]图1至图14、图4a、图4b、图11a是根据一些实施例示出示例性半导体器件的截面图。
[0025]图15至图24是根据一些实施例示出另一示例性半导体器件的截面图。
[0026]图25是根据一些实施例的形成垂直结构的方法的流程图。
[0027]图26是根据一些实施例的形成垂直结构的方法的流程图。
【具体实施方式】
[0028]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，且也可以包括在第一部件和第二部件之间可以形成额外的部件，使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身并没有规定所讨论的各个实施例和/或配置之间的关系。
[0029]而且，为了便于描述，诸如“下面”、“之下”、“下部”、“之上”、“上部”等的空间相对术语在此可以用于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的定向之外，空间相对术语旨在包括器件在使用或操作过程中的不同定向。器件可以以其他方式定向(旋转90度或为其他定向)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
[0030]本申请提供了一种具有多个阻挡层的新颖的垂直结构，其可以应用于垂直全环栅(VGAA)器件。阻挡层的材料可以是SiN、SiCN或S1CN。阻挡层使源极、漏极、包括高K层的栅极以及金属栅极隔离而不受其他工艺的氧化的影响。因此，具有阻挡层的垂直结构可以减少:由改变纳米线的临界尺寸而引起的纳米线氧化；源极/漏极氧化；由改变等效氧化厚度(EOT)引起的高K电介质氧化；以及由于退火工艺引起的金属栅极氧化。此外，在接触蚀刻工艺期间，阻挡层可以用作硬掩模，以形成自对准接触件。
[0031]垂直结构可以如下配置:衬底材料可以是S1、SiGe、Ge、或III/V Epi (外延)(InP、GaAs、AlA