030]在功率集成器件中，就功率集成器件的稳定性而言，击穿电压可以是一个重要的参数，就功率集成器件的电流驱动能力而言，导通电阻值可以是另一个重要的参数。为了改善击穿电压特性，可降低漂移区的杂质浓度，或可增大载流子在漂移区中的漂移长度。然而，在此情况下，功率集成器件的电流驱动能力可能会劣化。因此，导通电阻值劣化。相反，如果漂移区的杂质浓度增加、或载流子在漂移区中的漂移长度减小，则导通电阻特性可以改善，但是击穿电压特性可能会劣化。因此，如上，导通电阻与漏结击穿电压可以具有一种取舍关系。
[0031]诸如LDM0S晶体管的功率集成器件可包括用于隔离LDM0S晶体管与其它器件的浅沟槽隔离层、以及用于抑制发生在与漏极区相邻的栅电极边缘的电场拥挤现象的沟槽场绝缘层。在一个实施例中，可以利用沟槽场绝缘层来形成绝缘条带以用作沟槽场板。
[0032]沟槽场绝缘层以及沟槽隔离层可以通过利用绝缘层来填充具有预定深度的沟槽来形成。沟槽场绝缘层以及沟槽隔离层可以同时形成。在此情况下，沟槽场绝缘层可具有与沟槽隔离层相同的深度、或可具有不同于沟槽隔离层的深度。在任一种情况下，在现有的LDM0S晶体管中采用的沟槽场绝缘层可具有浅沟槽绝缘(STI)结构，其高宽比是小于1。也就是，现有沟槽场绝缘层的垂直高度可以小于现有沟槽隔离层的水平宽度。
[0033]图1是示出根据一个实施例的功率集成器件的截面图，图2是图1中所示的功率集成器件的平面图。如在图1和图2中所示，功率集成器件可包括LDM0S晶体管10。参见图1和图2，LDM0S晶体管10可包括:漂移区351+353，设置在衬底100的上部区域中；多个绝缘条带211、213和215，交替地且反复地设置在栅电极370与N型漏极区331之间的漂移区中。多个有源条带131和133限定在多个绝缘条带211、213和215之间。在一个实施例中，如在图1中所示，LDM0S晶体管10可以是N沟道LDM0S晶体管。
[0034]尽管图1示出N沟道LDM0S晶体管的例子，但是与限定有源条带131和133的绝缘条带211、213和215相同的配置和结构可以等同地应用于P沟道LDM0S晶体管。此外，与限定有源条带131和133的绝缘条带211、213和215相同的配置和结构也可以等同地应用于包括彼此间隔开的栅电极370和N型漏极区331的其它晶体管。
[0035]绝缘条带211、213和215以及有源条带131和133可设置成大体平行于N型漏极区331。也就是，绝缘条带211、213和215以及有源条带131和133可设置成在平行于N型漏极区331的方向上延伸。绝缘条带211、213和215以及有源条带131和133也可设置成平行于栅电极370。绝缘条带211、213和215以及有源条带131和133也可设置成平行于漂移区351+353。
[0036]衬底100可包括掺入P型杂质的半导体衬底101。在一个实施例中，衬底100可以是体半导体衬底，例如单晶硅衬底。在另一个实施例中，衬底100可以是绝缘体上硅(SOI)衬底。在任一种情况下，衬底100可包括半导体层。在一个实施例中，半导体层可包括硅
(Si)层、碳化硅(SiC)层、硅锗(SiGe)层、硅锗碳(SiGeC)层、锗(Ge)层、砷化镓(GaAs)层、砷化铟(InAs)层、磷化铟(InP)层、II1-V族化合物半导体层、I1-VI族化合物半导体层、或其组合。在一个实施例中，衬底100可包括其上设置有半导体层的石英衬底、陶瓷衬底、或有机显不衬底。
[0037]用作P型阱区的P型外延层105可设置在P型半导体衬底101中，N型掩埋层103可设置在P型外延层105与P型半导体衬底101之间。P型阱区105可以轻掺杂P型杂质，N型掩埋层103可以重掺杂N型杂质。
[0038]P型主体区311可设置在P型阱区105中，漂移区351+353可设置在P型阱区105中以接触P型主体区311的侧壁。尽管图中未示出，但是在一个实施例中，漂移区351+353可设置在P型阱区105中以与P型主体区311间隔开。漂移区351+353可配置为包括:设置在P型阱区105中以接触N型掩埋层103的N型第一漂移区353、设置在N型第一漂移区353中的N型第二漂移区351、以及设置在N型第一漂移区353和N型第二漂移区351中以与栅电极370的边缘相邻的P型顶部区391。N型第二漂移区351可具有高于N型第一漂移区353的杂质浓度。N型源极区315可设置在P型主体区311的上部区域中。N型源极区315可具有轻掺杂漏极(LDD)区。也就是，N型源极区315可包括具有高于N型第二漂移区351的杂质浓度的N型主区、以及从N型主区朝向P型顶部区391横向地突出的N型延伸部。N型延伸部可具有低于N型主区的杂质浓度。P型主体接触区313可设置在P型主体区311中并且被N型源极区315包围。N型源极区315和P型主体接触区313可以电连接至源极/主体端子310。P型主体接触区313可具有高于P型主体区311的杂质浓度。
[0039]P型主体区311的位于N型源极区315与N型第一漂移区353之间的上部区域可以作为沟道区108。栅氧化物层375和栅电极370可以顺序地层叠在沟道区108上。栅氧化物层375和栅电极370可以延伸到P型顶部区391与沟道区108之间的N型第一漂移区353上。在漂移区351+353和P型主体区311间隔开的另一个实施例中，沟道区108可以作为第一沟道区，并且P型阱区105的位于P型主体区311与N型第一漂移区353之间的上部区域可以作为第二沟道区。然而，如图1中所示，如果N型第一漂移区353设置成直接接触沟道区108，则第二沟道区可以不是必要的。栅电极370的侧壁可以覆盖有栅间隔件373，所述栅间隔件373形成在N型源极区315的N型延伸部之上。
[0040]在漂移区351+353和P型主体区311间隔开的另一个实施例中，栅氧化物层375和栅电极370可以在N型第一漂移区353之上延伸。如图1中所示，漂移区351+353可具有多结结构。也就是，如上所述，漂移区351+353可包括:设置在P型阱区105中的N型第一漂移区353、设置在N型第一漂移区353中的N型第二漂移区351、以及设置在N型第一漂移区353和N型第二漂移区351中的P型顶部区391。
[0041]在一个实施例中，漂移部分可被配置为仅包括N型第一漂移区353和P型顶部区391，而没有N型第二漂移区351。P型顶部区391可以引起双重降低表面电场(RESURF)效应以改善LDM0S晶体管10的击穿电压特性。也就是，由于P型顶部区391的存在，耗尽区可以形成在N型第一漂移区353与P型顶部区391之间，以及形成在N型第二漂移区351与P型顶部区391之间，以增加LDM0S晶体管10的漏结击穿电压。
[0042]N型第一漂移区353可具有低于N型第二漂移区351的杂质浓度，以作为轻掺杂高电压N阱。N型第一漂移区353可设置为包围N型第二漂移区351的侧壁和底表面。因此，LDMOS晶体管10的漏结击穿电压特性可以改善。N型第一漂移区353可设置为除了包围N型第二漂移区351之外还包围P型顶部区391。在另一个实施例中，N型第一漂移区353可设置为包围P型主体区311的底表面和侧壁。
[0043]P型顶部区391可以从N型第二漂移区351横向地延伸到N型第一漂移区353，以接触与栅电极370相邻的绝缘条带211的底表面。也就是，P型顶部区391可以被N型第一漂移区353部分地包围，以及被N型第二漂移区351部分地包围。
[0044]掩埋层103可以从N型第一漂移区353之下延伸到P型主体区311之下。在另一个实施例中，掩埋层103可具有重掺杂N型杂质的单层结构。可替选地，掩埋层103可具有多层结构，所述多层结构包括交替地且反复地层叠的至少一个P型层和至少一个N型层。掩埋层103中包括的P型层和N型层可以是外延层。
[0045]N型漏极区331可设置在N型第二漂移区351的上部区域中，并且可以电连接至漏极端子330。N型漏极区331可具有高于N型第二漂移区351的杂质浓度。N型第二漂移区351可设置为包围N型漏极区331的侧壁和底表面。在N型漏极区331与N型第二漂移区351之间可设置额外的N型杂质区(未示出)。所述额外的N型杂质区可具有高于N型第二漂移区351并且低于N型漏极区331的杂质浓度。
[0046]LDM0S晶体管10可包括共用P型主体区311并且相对于P型主体区311彼此对称的第一 LDM0S晶体管11和第二 LDM0S晶体管13。在此情况下，一对栅电极370可以分别电连接至第一 LDM0S晶体管11和第二 LDM0S晶体管13。另外，一对漏极端子330可以分别电连接至第一 LDM0S晶体管11和第二 LDM0S晶体管13。第一 LDM0S晶体管11和第二 LDM0S晶体管13可以彼此并联连接以作为单个LDM0S晶体管操作。
[0047]绝缘条带结构210(211、213和215)可在N型漏极区331与沟道区108之间设置在衬底100的上部区域中(例如，在P型顶部区391中)。如在图2中所示，多个绝缘条带211、213和215可设置成彼此平行，并且在其之间限定有源条带131和133。多个绝缘条带211、213和215以及多个有源条带131和133中的每个可具有直线形状，并且可以平行于N型漏极区331和栅电极370延伸。
[0048]在衬底100的上部区域中可设置额外的绝缘条带结构210以形成一对绝缘条带结构210。所述一对绝缘条带结构210可配置成相对于P型主体区311彼此对称。P型主体接触区313、N型源极区315、以及沟道区108可设置在所述一对绝缘条带结构210之间的第一有源区110中。绝缘条带结构210可设置成将栅电极370或沟道区108与N型漏极区331分开。N型漏极区331可设置在绝缘条带结构210与隔离层230之间的第二有源区150中，所述隔离层230设置在N型第一漂移区353的边缘上。
[0049]隔离层230可以是浅沟槽隔离层。绝缘条带结构210可包括彼此平行设置的第一至第三单独的