一种超辐射发光二极管的制作方法及制得的发光二极管的制作方法
【技术领域】
[0001]本发明涉及一种发光二极管，具体涉及一种超辐射发光二极管的制作方法及制得的发光二极管。
【背景技术】
[0002]目前，量子讲超福射发光二极管(Superluminescent D1des, SLD)仍存在宽光谱、高输出功率等相互制约的问题。对于单量子阱或均匀多量子阱而言，增益谱线相对较窄，在正常工作的情况下谱线宽度相对较窄。另一方面，对于非均匀多量子阱SLD而言，由于不同宽度量子阱基态跃迀能量不连续，导致这种多能级的发光叠加往往造成光谱形状的不规则。
[0003]对于量子点而言，电子在三个维度上都受到限制，其具有像原子一样的态密度，采用量子点制备的光子器件具有比量子阱更优异的性能。如:具有更低的阈值、更高的特征温度和微分增益等。通常以S-Κ模式自组织生长的量子点材料存在本征的尺寸非均匀性，一般非均匀性不小于10%，这种不均匀对于制备激光器而言是不利的，但是对于制备宽光谱的SLD器件却是一个有利的因素。
[0004]相关的研究报道表明，具有一定尺寸分布的量子点集合具有较宽的增益谱线，尺寸非均匀性分布越大，峰的展宽程度越强、峰值下降越大、邻近峰之间的交叠越多。另一方面，量子点的尺寸分布一般满足高斯分布，不同尺寸量子点的基态与激发态能级交叠在一起，使得量子点集合的能级近似连续分布。因此，在增大注入载流子提高光谱宽度的同时，量子点基态和激发态同时贡献易于获得规则形状的光谱输出。因此，如何采用量子点来拓宽SLD的谱宽成为今后SLD发展的重要方向。
【发明内容】
[0005]本发明为了解决常规多量子阱SLD中宽光谱和高输出功率难以同时实现的问题，提供了一种超辐射发光二极管的制作方法。
[0006]本发明提出一种超辐射发光二极管的制作方法，该制作方法包括以下步骤:
[0007]一次外延片的生长步骤:在InP衬底片上依次生长N型InP缓冲层，InGaAsP势皇层，GaAs层，InAs量子点；重复生长上述的InGaAsP势皇层、GaAs层、InAs量子点，直至生长成多层InGaAsP势皇层/GaAs层/InAs量子点，再生长InGaAsP势皇覆盖层；最后生长InP保护层；
[0008]形成脊的步骤:对上述一次外延片沉积Si02介质层，光刻，刻蚀Si02，之后进行腐蚀，形成脊形状结构；
[0009]掩埋的步骤:在脊结构上依次生长掩埋异质结的P-1nP层、掩埋的N-1nP层、浓度渐变的P-1nP层、P-1nGaAsP层和重掺杂接触层P+_InGaAs层；
[0010]形成P面电极金属的步骤:在掩埋后的样品表面沉积Si02，光刻形成P面一次金属，刻蚀电极区域表面Si02，经电子束蒸发、剥离、退火后，再次光刻、电子束蒸发、剥离形成P面电极金属；
[0011]形成N面电极金属的步骤:对形成P面电极金属的样品的衬底层进行研磨减薄，电子束蒸发后形成N面电极金属，对N面和P面电极金属进行合金；
[0012]解离的步骤:将合金后的样品沿着晶向解离成巴条，从而制得1550nm超辐射发光二极管。
[0013]进一步地，所述多层InGaAsP势皇层/GaAs层/InAs量子点的每一层均为依次生长的80nm晶格匹配的InGaAsP势皇层、厚度为1_2分子层MLs的GaAs层、厚度2_3MLs且生长速率0.2ML/s的InAs量子点。
[0014]进一步地，所述多层为8层。
[0015]进一步地，N型InP缓冲层的厚度为200nm，InGaAsP势皇覆盖层的厚度为80nm，InP保护层的厚度为20nmo
[0016]进一步地，所述脊结构的脊深1.6 μ m，靠近出光端面的脊宽为1.9 μπι。
[0017]进一步地，所述脊结构包括靠近出光端面的圆弧弯曲波导和平滑过渡的直波导、起过渡作用的波导过渡区域以及宽波导区域，宽波导区域靠近背光端面。
[0018]进一步地，圆弧弯曲波导的切线方向和出光端面的法线成8度角，圆弧弯曲波导和直波导沿腔长方向的长度为400 μπι ;波导过渡区域沿腔长方向的长度为100 μπι ;宽波导区域沿腔长方向的长度为400 μm，宽波导区域的宽度为5 μπι;所述超辐射发光二极管的总腔长为900 μπι。
[0019]进一步地，所述浓度渐变的P-1nP层包括:掺杂浓度3-5Χ1017的P-1nP层、掺杂浓度5-7Χ 1017的P-1nP层、掺杂浓度1X10 18的Ρ-ΙηΡ层、掺杂浓度3-5X10 18的Ρ-ΙηΡ层。
[0020]进一步地，超辐射发光二极管的出光端面和背光端面分别蒸发高透膜和高反膜。
[0021]为了解决上述技术问题，本发明还提出一种如前所述的超辐射发光二极管的制作方法制得的超辐射发光二极管，该超辐射发光二极管包括超辐射发光二极管样品、Ρ面电极金属、Ν面电极金属，其中超辐射发光二极管样品包括脊结构和掩埋结构；
[0022]所述脊结构包括:ΙηΡ衬底片以及在InP衬底片上依次生长的N型InP缓冲层、多层InGaAsP势皇层/GaAs层/InAs量子点、InGaAsP势皇覆盖层、InP保护层；
[0023]所述掩埋结构形成在脊两侧的底部表面，包括:依次生长的掩埋异质结的P-1nP层、掩埋的N-1nP层、生长浓度渐变的P-1nP层、P-1nGaAsP层和重掺杂接触层P+_InGaAs层；所述浓度渐变的P-1nP层、P-1nGaAsP层和重掺杂接触层P+_InGaAs层形成在掩埋的N_InP层和脊结构上；
[0024]所述P面电极金属形成在超福射发光二极管样品的重掺杂接触层P+_InGaAs层表面；
[0025]所述N面电极金属形成在超辐射发光二极管样品的InP衬底片表面。
[0026]本发明的有益效果:本发明中芯片制作的一次外延片采用MBE依次在衬底上生长N型层、含有量子点的有源层、覆盖层、保护层。在采用MBE生长时可以调控量子点的组分和尺寸大小，从而调控量子点的输出波长；并利用自组织量子点生长的不均匀性，从而实现宽的输出谱宽。同时，本发明采用优化的掩埋工艺:采用M0CVD进行生长，利用在掩埋生长时半导体材料的质量输运效应(适当的高温下，半导体材料表面会发生质量输运，这时的表面会更加的平坦和光滑)，适当地调控生长温度，使得在掩埋时脊梁侧壁较为光滑，提高掩埋质量；另一方面，管芯在工作时有源区里有大量的载流子和较大的光场，因此在靠近有源区附近采用较低的掩埋掺杂浓度用来降低光场与掺杂区域重叠的损耗，而在远离光场区域，逐步提高掺杂浓度用来保证对电流的横向限制能力，从而形成了低损耗、良好载流子限制能力的掩埋异质结结构。
【附图说明】
[0027]图1为本发明的超辐射发光二极管的制备方法流程图。
[0028]图2为本发明的一次外延片的结构示意图。
[0029]图3为本发明的SLD管芯结构示意图。
【具体实施方式】
[0030]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。但本领域技术人员知晓，本发明并不局限于附图和以下实施例。
[0031]本发明还涉及一种1550nm超辐射发光二极管的制作方法，如图1，该制作方法包括以下步骤:
[0032]1.一次外延片的生长步骤:采用分子束外延MBE外延生长方法，在490度下，在两英寸InP衬底片1上依次生长200nm的N型InP缓冲层2，80nm晶格匹配的InGaAsP势皇层3，生长一层薄的GaAs层4，厚度1_2分子层MLs，接着生长InAs量子点5，厚度2_3MLs，生长速率0.2ML/s ;重复生长上述的InGaAsP势皇层3/GaAs层4/InAs量子点5，直至生长完8层InGaAsP势皇层3/GaAs层4/InAs量子点5，再生长InGaAsP势皇覆盖层；最后生长20nm的InP保护层6。本步骤所形成的一次外延片的结构如图2所示。
[0033]采用量子点的优势是:充分利用量子点的不均匀性用来提高光谱宽度，同时生长多层量子点有利于提尚有源区体积，提尚输出功率。
[0034]2.形成脊的步骤:对上述片子沉积300nm Si02介质层，光刻，刻蚀S1 2，采用Br2:HBr:H20腐蚀液对异质结进行腐蚀，形成脊形状结构。腐蚀出的脊深1.6 μπι(至InP衬底层)，靠近出光端面的脊宽为1.9 μπι。脊的结构包括靠近出光端面14的圆弧弯曲波导和平滑过渡的直波导11，圆弧弯曲波导的切线方向和出光端面的法线成8度角，圆弧弯曲波导和直波导11沿腔长方向的长度为400 μπι ;接着是沿腔长方向的长度为100 μπι的波导过渡区域12，通过过渡到宽度较宽的波导结构来增加有源区的体积，并提高出光功率；最后是沿腔长方向的长度为400 μ m的宽波导区域13，靠近芯片背光端面15，宽波导区域为波导宽度5 μπι的直条宽波导，用以提高增益区体积。如图3所示。芯片的总腔长为900 μπι。
[0035]3.掩埋的步骤:采用M0CVD外延生长技术对脊进行掩埋生长，在610-630度的生长温度下，依次生长掩埋异质结的P-1nP层8(掺杂浓度3-5Χ 1017)，掩埋的Ν-1nP层9(包含:先生长掺杂浓度3Χ1017的Ν-ΙηΡ，再生长掺杂浓度5-7\1017的^11^层)；接着在610度下生长浓度渐变的P-1nP层，浓度渐变的P-1nP层包括:掺杂浓度3_5 X 1017的Ρ_ΙηΡ层、掺杂浓度5-7 X 1017的P-1nP层、掺杂浓度1 X 10 18的Ρ_ΙηΡ层、掺杂浓度3-5 X 10 18的Ρ-ΙηΡ层，所述浓度渐变的P-1nP层形成Ρ-Ν-Ρ-Ν电流限制结构，最后依次生长:P_InGaAsP层(掺杂浓度3-5 X 1018)，重掺杂接触层P+-1nGaAs层；这里的浓度渐变的P_InP层、P-1nGaAsP层和重掺杂接触层P+_InGaAs层10形成在掩埋的Ν-1nP层9和量子点有源区区域7上。本步骤采用优化的异质结掩埋工艺对脊进行掩埋，形成具有掩埋异质结构的管芯，如图3所示。
[0036]采用M0CVD外延生长技术对脊进行掩埋，采用掩埋异质结结构制备管芯主要有两个好处:在水平方向上限制光场能有效减小光场的水平发散角提高输出耦合效率，同时在水平方向上限制载流子提高注入效率。常规的异质结掩埋为了提高电子的限制能力，在靠近有源区区域采用较高的掺杂，这导致在大电流下光场与掺杂重叠的区域损耗较大；为了解决这个问题，本发明采用一种新型的掩埋生长工艺。利用半导体材料的质量输运效应，本发明在掩埋的时候适当提高生长温度，提高脊侧壁材料