高k栅介电层的形成方法及半导体器件的制作方法
【技术领域】
[0001] 本发明涉及半导体器件及半导体工艺技术，尤其涉及一种高Κ栅介电层的形成方 法及半导体器件。
【背景技术】
[0002] 在高介电常数栅介电层金属栅极工艺（HKMG)初现之时，Zr02由于具有较高的介电 常数（K)以及较低的无定型态至晶体态转换温度，而受到了广泛的关注。但是，采用2吨具 有如下缺点：在较高的处理温度下Zr02与硅之间并不稳定。
[0003] 而Hf02的介电常数约为20,并且在通常的硅处理工艺条件下足够耐火，并不会和 硅衬底或者其上的多晶硅电极反应。因此，现有技术目前通常采用Hf〇2来形成高K栅介电 层。
[0004] 图1和图2示出了现有技术中一种高K栅介电层的形成过程。
[0005] 参考图1，提供半导体衬底10,该半导体衬底10上形成有介质层11，介质层11中 形成有栅极开口 12;沉积Hf02层13,该Hf02层13覆盖栅极开口 12的底部、侧壁以及介质 层13的表面。
[0006] 其中，半导体衬底10中还可以形成有隔离结构101，栅极开口12两侧的半导体衬 底10中可以形成有源区102和漏区103。此外，栅极开口 12周围的介质层11中可以形成 有侧墙（spacer) 111。
[0007] 参考图2,沉积帽层（caplayer) 14,该帽层14覆盖Hf02层13。现有技术中，帽层 14的材料通常为TiN。
[0008] 但是，采用如上方法形成的高K栅介电层具有多种缺点，例如膜层质量较差，而且 由于其K值不够高导致其等效氧化层厚度（EOT)较厚。
【发明内容】
[0009] 本发明要解决的技术问题是提供一种高K栅介电层的形成方法及半导体器件，有 利于改善高K栅介电层的膜层质量，并且有助于形成具有更高的K值和更薄的等效氧化层 厚度的高K栅介电层。
[0010] 为解决上述技术问题，本发明提供了一种高K栅介电层的形成方法，包括：
[0011] 提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有栅极开 Π;
[0012] 沉积高K材料层，所述高K材料层覆盖所述栅极开口的底部和侧壁，所述高K材料 层的材料为Hf〇2和Zr02的混合物。
[0013] 根据本发明的一个实施例，所述11?)2和Zr02的混合物中，Hf:Zr>l:l。
[0014] 根据本发明的一个实施例，沉积所述高K材料层之后，该方法还包括：沉积帽层， 所述帽层覆盖所述高Κ材料层。
[0015] 根据本发明的一个实施例，沉积所述高Κ材料层之后，沉积所述帽层之前，所述方 法还包括：
[0016] 进行第一步沉积后退火，以去除所述高K材料层内的污染物；
[0017] 进行第二步沉积后退火，以减少所述高K材料层内以及所述高K材料层和半导体 衬底接触界面上的电荷。
[0018] 根据本发明的一个实施例，所述第一步沉积后退火是在含氧气的气氛中进行的。
[0019] 根据本发明的一个实施例，所述第一步沉积后退火的温度为550~650°C，时间为 20~30秒，气氛为02和N2的混合气体，其中02的体积比为2%~4%。
[0020] 根据本发明的一个实施例，所述第二步沉积后退火是在含氢气的气氛中进行的。
[0021] 根据本发明的一个实施例，所述第二步沉积后退火的温度为350~400°C，压强为 10~20Atm，时间为30~60分钟，气氛为H2和N2的混合气体，其中H2的体积比为5%~ 10%〇
[0022] 根据本发明的一个实施例，所述帽层包括：依次堆叠的第一帽层、吸收层和第二帽 层，所述第一帽层的材料为TiN，所述吸收层的材料为Ti，所述第二帽层的材料TiN。
[0023] 根据本发明的一个实施例，所述帽层包括：依次堆叠的第一帽层和吸收层，所述第 一帽层的材料为TiN，所述吸收层的材料为富钛TiN。根据本发明的一个实施例，沉积帽层 之后，所述方法还包括：对所述半导体衬底进行高压退火。
[0024] 根据本发明的一个实施例，所述高压退火的温度为400~450°C，压强为10~ 20Atm，时间为0. 8~1. 2分钟，气氛为02和Ar的混合气体，其中02的体积比为5%~10%。
[0025] 根据本发明的一个实施例，采用原子层沉积法沉积所述高K材料层。
[0026] 本发明还提供了一种半导体器件，包括：
[0027] 半导体衬底；
[0028] 形成在所述半导体衬底上的介质层，该介质层中具有栅极开口；
[0029] 高K材料层，覆盖所述栅极开口的底部和侧壁，所述高K材料层的材料为Hf02和 Zr02的混合物。
[0030] 根据本发明的一个实施例，所述Hf〇2和Zr02的混合物中，Hf:Zr> 1:1。
[0031] 根据本发明的一个实施例，该半导体器件还包括：帽层，覆盖所述高K材料层。
[0032] 根据本发明的一个实施例，所述帽层包括依次堆叠的第一帽层、吸收层和第二帽 层，所述述第一帽层的材料为TiN，所述吸收层的材料为Ti，所述第二帽层的材料TiN。
[0033] 根据本发明的一个实施例，所述帽层包括依次堆叠的第一帽层和吸收层，所述第 一帽层的材料为TiN，所述吸收层的材料为富钛TiN。
[0034] 与现有技术相比，本发明具有以下优点：
[0035] 本发明实施例的高K栅介电层的形成方法中，高K栅介电层的材料为Hf02和Zr02 的混合物。在Hf02中引入Zr02能够得到晶粒（grain)尺寸更小、一致性更好的膜层，能够 得到更多的晶界（grainboundary)从而使得污染物在退火过程中更容易从中扩散出来，而 且有利于沉积后退火采用的气体更畅通地通过晶界到达缺陷处进行退火处理，因此可以得 到更高的K值以及更薄的等效氧化层厚度。
[0036] 进一步而言，在沉积Hf02和Zr02的混合物之后，沉积帽层之前，对半导体衬底先后 进行第一步沉积后退火（PDA,PostDepositionAnneal)和第二步沉积后退火，分别去除高 K材料层中的污染物以及电荷，以进一步改善膜层质量，提高K值。
[0037] 此外，本发明实施例的帽层优选为TiN、Ti以及TiN的叠层结构或者TiN和富钛 TiN的叠层结构，与传统的TiN材料的帽层相比是一种更好的氧气吸收体，能够增强氧清除 效应。
【附图说明】
[0038] 图1至图2示出了现有技术一种高K栅介电层的形成方法中各步骤对应的剖面结 构示意图；
[0039] 图3是本发明实施例的高K栅介电层的形成方法的流程示意图；
[0040] 图4至图13示出了本发明实施例的高K栅介电层的形成方法中各步骤对应的剖 面结构示意图。
【具体实施方式】
[0041] 下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保 护范围。
[0042] 参考图3,本实施例的高K栅介电层的形成方法包括如下步骤：
[0043] 步骤S11，提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成 有栅极开口；
[0044] 步骤S12,沉积高K材料层，所述高K材料层覆盖所述栅极开口的底部和侧壁，所述 高K材料层的材料为Hf02和Zr02的混合物；
[0045] 步骤S13,沉积帽层，所述帽层覆盖所述高K材料层。
[0046] 下面结合图4至图13进行详细说明。
[0047] 参考图4,提供半导体衬底20,该半导体衬底20上形成有伪栅极（dummy gate) 204,伪栅极204周围还可以形成有侧墙（spacer) 211。
[0048] 其中，半导体衬底20的材料可以是各种常用的半导体材料，例如可以是硅衬底、 绝缘体上硅（SOI)衬底等，本实施例中以硅衬底为例进行说明。伪栅极204的材料例如可 以是多晶硅，或者也可以是氧化硅和多晶硅的叠层结构。作为一个非限制性的例子，半导体 衬底20中可以形成有隔离结构201，例如可以是浅沟槽隔离（STI)结构。
[0049] 参考图5,在伪栅极204的两侧形成源区202和漏区203,形成方法可以为离子注 入。注入的离子类型以器件类型为准，对于PM0S晶体管，注入离子类型为P型离子，例如硼 离子；对于NM0S晶体管，注入离子类型为N型离子，例如磷离子。
[0050] 参考图6,在伪栅极204周围的半导体衬底20上形成介质层21。介质层21的材 料可以是各种常用的层间介质层（ILD)材料，例如二氧化硅。
[0051] 参考图7,移除伪栅极，在伪栅极的位置形成栅极开口 22。例如，在去除该伪栅 极包含的多晶硅层和氧化层之后形成了所述栅极开口 22。在去除上述多晶硅层和氧化层 之后，还可以在栅极开口 22底部的半导体衬底20表面形成界面氧化层（IL，Interfacial oxideLayer)，该界面氧化层覆盖栅极开口 22底部的半导体衬底20。该界面氧化层的形成 方法可以是热反应方法或者化学反应方法。
[0052] 参考图8,之后，沉积高K材料层23,该高K材料层23的材料为Hf02和Zr02的混 合物。高K材料层23覆盖栅极开口 22的底部和侧壁，另外，沉积的高K材料层23还一并 覆盖介质层21的表面。更进一步而言，高K材料层23位于栅极开口 22底部的部分覆盖所 述界面氧化层。作为一个优选的实施例，采用原子层沉积（ALD)方法形成该高Κ材料层23， 原子层沉积具有良好的台阶覆盖（stepcoverage)能力以及厚度一致性。
[0053] 将Zr02引入Hf02可以得到更小的晶粒尺寸以及一致性更好的膜层。Zr02和Hf02 混合形成的膜层中具有更多的晶界，换言之，Zr02和Hf02形成的高K材料层23中具有更多 的"通路"，在后续的退火工艺中，各种污染物（contaminants)可以通过这些通路更容易地 扩散出来，修复气体也可以通过这些通路更容易、更快速地达到具有缺陷的位置以及氧空 位（oxygenvacancies)进行退火，稍后将进行详细描述。其中，该污染物是各工艺步骤中 引入的污染成分，例如可以包括A1等。
[0054] 其中，Hf02和Zr02的混合物优选的配比为Hf:Zr>l: 1，也就是Hf元素原子个数要 大于Zr元素原子个数，Hf:Zr例如可以是2 :1、3 :1等。因为Zr元素过多，虽然高K材料 层23的晶粒会更小，使得高K材料层23更均匀，但是同时也会导致器件发生漏电、可靠性 等问题。
[0055] 作为一个优选的实施例，在沉积高K材料层23之后，可以先后进行两步沉积后退 火（PDA)