在氮化镓器件和集成电路中制备自对准隔离的方法

文档序号:9553359阅读:339来源:国知局
在氮化镓器件和集成电路中制备自对准隔离的方法
【技术领域】
[0001]本发明涉及增强型氮化镓(GaN)异质结场效应晶体管(HFET)的领域。具体地,本发明涉及制造增强型氮化镓器件及其集成电路成本效益更好的方法。
【背景技术】
[0002]氮化镓(GaN)半导体器件,因为它们携带大电流和支持高电压的能力对于半导体器器件越来越可取。这些器件的发展已普遍针对高功率/高频应用。制造用于这些类型应用的设备是基于一般器件结构,其呈现高电子迀移率,以及被不同地称为异质结场效应晶体管(HFET)、高电子迀移率晶体管(HEMT)或调制掺杂场效应晶体管(M0DFET)。
[0003]氮化镓(GaN)异质结场效应晶体管器件(HFET)包括具有至少两个氮化物层的氮化物半导体。形成在半导体或缓冲层上的不同材料导致所述层具有不同的带隙。不同的材料在相邻的氮化物层还导致极化,这有助于两个层的交界附近的导电性二维电子气(2DEG)区域,特别是在所述层中具有较窄的带隙层。
[0004]导致极化的氮化物层一般包括临近氮化镓(GaN)层的铝氮化镓(AlGaN)阻挡层,以包括二维电子气(2DEG),其允许电荷流过器件。阻挡层可以掺杂或未掺杂。因为在栅极在零栅偏压下存二维电子气(2DEG)区域,大多数氮化物器件是常导通状态或耗尽模式器件。如果在栅极处于零施加栅极偏压下,二维电子气(2DEG)区域被耗尽(即,除去),该装置可以是增强型器件。增强型器件是常关状态并且是有利的,因为它们提供更多的安全性以及因为它们更容易控制简单、成本低的驱动器电路。增强型器件需要在栅极施加正偏压以传导电流。
[0005]在氮化镓器件和集成电路中,隔离是典型的用于在选择区域除去二维电子气(2DEG)。隔离减少寄生电容,例如,栅极至漏极电容和漏极至源极电容。图1示例性示出具有两个器件10和20的集成电路,其中器件10中的隔离区12以及器件20中的隔离区22被提供给有意去除2DEG以最小化寄生电容。隔离设置在设备的某些区域也可以减少电场。
[0006]在氮化镓器件集成电路中,使用隔离对于每个设备的不同参考电位成为可能。举例来说,图1中,隔离区域24电性分离器件10和器件20,使得器件10的源极和器件20的源极在不同的电位。器件10和器件20内部的隔离区域12和22去除2DEG,从而降低寄生电容,以及在某些情况下,除去区域中的更高的电场。
[0007]图2示出另一个示例性集成电路具有隔离的器件30和40。器件30包括漏极31、栅极32和源极33。同样地,器件40包括漏极41、栅极42和源极43。一个隔离区域50电性分离器件30和器件40,使得器件30的源极33以及器件40的源极43将在不同的电位。器件30包括隔离区34以及器件40包括隔离区44用于去除不合需要的二维电子气(2DEG),从而降低寄生电容,以及在某些情况下,除去区域中的更高的电场。
[0008]在常规的制造方法中,制造相邻器件30和40之间的隔离区50以及制造器件30和40内部的隔离区34和44,分别通过所述蚀刻或所述离子注入除去导电层和二维电子气(2DEG)。
[0009]如图3A和3B示出,隔离区50a和50b具有长度LIS。,其界定第一器件30的源极33和第二器件42的源极43之间的最大电压差。在氮化镓的基底材料中,击穿电压可以是以每微米50-200V正比于LIS0。
[0010]通常,由专用掩膜制造隔离区50。如图4A和4B示出,在蚀刻或离子注入60制造隔离区50中,一个专用的隔离掩膜用于形成晶片顶部上的图案化光刻胶62。当器件30和器件40的器件区域被图案化光刻胶62覆盖,隔离区域50c和50d被曝露出。
[0011]以往形成隔离区50的制造方法包括若干方法步骤,举例而言,包括光刻,刻蚀或离子注入,光刻胶剥离和硅片清洗。离子注入隔离需要额外的热退火以激活注入的离子物种。一个专门的隔离掩膜和其相关的工艺步骤增加制造成本。
[0012]因此,对氮化镓半导体器件形成隔离区的制造方法,有着强烈感受的需求,搭配自对准隔离区域,能避免上述缺点和附加的工艺步骤。

【发明内容】

[0013]下面描述的实施例,通过提供形成自对准隔离区的氮化镓半导体器件的制造方法,处理上述讨论的问题和其它问题。
[0014]所述方法包括提供一个EPI结构,包括基底、缓冲层、氮化镓层和阻挡层。所述阻挡层上形成介质层,形成开口于介质层上,作为欧米触点和接触开口。于介质层上形成金属层,以及在每个欧姆接触开口上沉积光刻胶膜。接着蚀刻金属层在接触开口上形成金属掩膜窗口,以及通过介电层中的接触开口,蚀刻阻挡层和氮化镓层露出的部分。
【附图说明】
[0015]本发明的特征、目的和优点透过以下的详细描述将变得更清楚,结合附图时其中类似的标号标识相应的元件,其中:
[0016]图1示意性地示出具有两个相邻器件每一个有相应隔离区的俯视图。
[0017]图2示意性地示出另一氮化镓集成电路具有两个相邻器件的每一个有相应隔离区的常规氮化镓集成电路的俯视图。
[0018]图3A示出由蚀刻去除有源层形成常规隔离区的剖面视图。
[0019]图3B示出由离子植入有源层形成常规隔离区的剖面视图。
[0020]图4A示出使用专门的掩膜通过蚀刻形成常规隔离区的剖面视图。
[0021]图4B示出使用专门的掩膜通过离子植入形成常规隔离区的剖面视图。
[0022]图5示出根据本发明示例实施例制作自对准隔离区域的流程图。
[0023]图6A-6G示出根据本发明实施例的示例性处理步骤。
[0024]图7A-7B示出本发明示例性的实施例由自对准的金属掩膜窗口形成隔离区域的顶视图和剖视图。
[0025]图7C-7D示出本发明示例性的实施例由自对准的接触开口形成隔离区域的顶视图和视图。
[0026]所述附图不一定按比例绘制,类似结构或功能的元件通常由相同的附图编号表示,用于整个附图的说明目的。附图仅用于促进本文所述的各种实施例的描述;附图无法描述本公开于此教导的各个方面,并且不得作为限制权利要求的范围。
【具体实施方式】
[0027]在以下的详细描述中,参考了某些实施例。该详细说明仅旨在教导本领域的技术人员用于实现本教导优选方面的进一步细节,并且没有意图限制权利要求的范围。因此,在下面的详细描述中公开的特征的组合可能没有必要实行最广义的教导,并且按照教导仅仅描述本教导的特别有代表性的例子。但是应该理解的是,其他实施例也可以一并采用,并且可以作出各种结构、逻辑和电性方面的改变。
[0028]本发明是用于形成具有绝源区域的增强型氮化镓异质结场效应晶体管,自对准接触开口或金属掩模窗口。有利地,所述方法不需要专用隔离掩膜以及相关的处理步骤,因此减少制造成本。
[0029]图5示出根据本发明第一实施例制作氮化镓(GaN)异质结场效应晶体管(HFET)隔离区域的流程图。最初,在步骤510,形成生长EPI结构。以下将更详细地讨论,EPI结构包括基底、缓冲层、氮化镓(GaN)层13和铝氮化镓(AlGaN)阻挡层。在步骤515中,介电层沉积在所述EPI表面。应当理解的是,沉积可使用任何常规的沉积技术来执行,诸如原子层沉积或等离子体增强化学气相沉积或等。替代地,介电层可以在EPI生长结束时生长。
[0030]接着,在步骤520,接触掩膜被沉积在介电层上,并进行蚀刻,以在形成有源器件的所述欧姆接触要以及形成所述隔离区域的介电层中介定窗口述介电层中。蚀刻后,将接触金属覆盖沉积并在步骤525完成金属掩膜。金属掩膜界定了金属线和间隙被提供于有源器件,以及形成隔离区域的所述开口区域。
[0031]最后,在步骤530,执行金属蚀刻以蚀刻掉金属,其中金属掩膜具有开口区域并蚀刻掉导电层形成所述隔离区域。在步骤530的金属过蚀刻过程中,蚀刻停止在金属掩膜或电介质层中的有源器件区。此外,在同时具有在金属掩膜中的开口区域和打开接触掩膜中的窗口的区域中,金属过蚀刻将继续蚀刻掉导电层,以形成隔离区。接触金属掩膜和金属蚀刻可以用于形成漏极和源极欧姆接触。替代地,接触金属掩膜和金属蚀刻可以用于形成栅极接触。所得的氮化镓(GaN)异质结场效应晶体管(HFET),包括自对准接触开口或金属掩膜窗口的隔离区域。
[0032]图6A-6G示出用于形成增强型氮化镓(GaN)异质结场效应晶体管(HFET)器件的被选择的处理步骤剖面视图所述HFET器件具有自对准接触开口或金属掩膜窗口的隔离区域。在图中的剖面视图在一个平面上大致垂直于硅片表面,相似的参考标号一致地用于整个附图相同的特征。应当理解的是,剖面视图大致对应于上述关于图5所述的方法步骤。
[0033]图6A示出起始的EPI结构100。从底部到顶部,EPI结构100包括基底111,例如硅、碳化硅、氮化镓(GaN)和蓝宝石;缓冲层112 ;氮化镓(GaN)层113,其通常未掺杂和优选
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1