碳化硅半导体装置及碳化硅半导体装置的制造方法
【技术领域】
[0001] 本发明涉及碳化硅半导体装置及碳化硅半导体装置的制造方法。
【背景技术】
[0002] 以往，用作功率器件的半导体器件大多使用硅（Si)作为半导体材料。另一方面， 作为带隙比硅宽的半导体（以下，称为宽带隙半导体）的碳化硅（SiC)具有与硅相比较，热 传导率为3倍，最大电场强度为10倍，电子的漂移速度为2倍的物理参数。因此，在制作 (制造）绝缘破坏电压高且能够以低损耗进行高温动作的功率器件时，近年来，在各机构中 积极进行应用碳化硅的研究。
[0003] 就这样的功率器件的结构而言，在背面侧具有背面电极的垂直型的半导体器件成 为主流，其中，背面电极具备低电阻的欧姆电极。该垂直型的半导体器件的背面电极可使用 各种材料和结构，作为其中之一，提出了由钛（Ti)层、镍（Ni)层和银（Ag)层的层叠体（例 如，参照下述专利文献1)和钛层、镍层和金层的层叠体（例如，参照下述专利文献2)等构 成的背面电极。
[0004] 提出了例如在以肖特基势皇二极管（SBD)为代表的使用了碳化硅的垂直型的半 导体器件中，在包含碳化硅的半导体基板（以下，称为SiC基板）上形成镍层后，通过热处 理使镍层硅化而形成硅化镍层，由此使SiC基板与硅化镍层的接触（电接触部）成为欧姆 接触的方法（例如，参照下述专利文献1、2)。然而，在下述专利文献1、2中，在硅化镍层上 形成背面电极时，存在背面电极容易从硅化镍层剥离的问题。
[0005] 作为解决这种问题的方法，提出了通过在去除残留在硅化镍层的表面的镍层而使 硅化镍层露出后，在硅化镍层上形成依次层叠钛层、镍层和银层而成的背面电极，从而抑制 背面电极剥离的方法（例如，参照下述专利文献3)。另外，作为其它方法，提出了通过在去 除形成在硅化镍层的表面上的金属的碳化物后，在硅化镍层上形成背面电极，从而提高背 面电极的密合性的方法（例如，参照下述专利文献4)。
[0006] 现有技术文献
[0007] 专利文献
[0008] 专利文献1 :日本特开2007-184571号公报
[0009] 专利文献2 :日本特开2010-86999号公报
[0010] 专利文献3 :日本特开2008-53291号公报
[0011] 专利文献4 :日本特开2003-243323号公报
【发明内容】
[0012] 技术问题
[0013] 然而，即便利用上述专利文献3、4的技术而形成背面电极，硅化镍层与背面电极 的最下层的钛层之间的密合性也低，在将半导体晶片切割（切断）成单个的芯片状时，存在 背面电极容易从硅化镍层剥离的问题。例如，在上述专利文献3中，通过在SiC基板上形成 镍层，然后继续进行热处理，从而形成硅化镍层，并形成SiC基板与硅化镍层的欧姆接触。 根据上述专利文献1，硅化镍层是通过下述（1)式所表示的镍与碳化硅的固相反应而生成 的。
[0014] Ni+2SiC-NiSi2+2C· · · (1)
[0015] 利用上述（1)式的反应而生成的碳（C)以结晶状态不稳定的过饱和状态或微细的 析出体的形式分散存在于硅化镍层的整个内部。该分散于硅化镍层内部的碳通过在硅化镍 层形成后进行的热处理而被一次性排出，在硅化镍层的表面和/或内部以石墨等析出物的 形式层状地析出（凝聚）。该碳凝聚而成的析出物脆且附着性差，因此即便是轻微的应力就 容易断裂，存在形成在硅化镍层上的背面电极剥离的问题。
[0016] 本发明为了消除上述的现有技术的问题点，目的在于提供能够抑制背面电极剥离 的碳化硅半导体装置及碳化硅半导体装置的制造方法。
[0017] 技术方案
[0018] 为了解决上述课题，实现本发明的目的，本发明的碳化硅半导体装置具有如下特 征。在包含碳化硅的半导体基板上设置有形成与上述半导体基板欧姆接触的金属层。在上 述金属层上设置有至少依次层叠钛层和镍层而成的金属电极层叠体。并且，上述镍层的残 余应力为200MPa以下。
[0019] 另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，上述镍层的残余应 力为lOOMPa以下。
[0020] 另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，在将上述镍层的 厚度记为X[nm]，将上述镍层的成膜速度记为y[nm/秒]时，上述镍层以满足0. 0 <y < -0. 0013x+2. 0的条件形成。
[0021] 另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，上述镍层以满足 0· 0<y<-0· 0015X+1. 2的条件形成。
[0022] 另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，上述金属层是包含 碳化钛的硅化镍层。
[0023] 另外，为了解决上述课题，实现本发明的目的，本发明的碳化硅半导体装置的制造 方法具有如下特征。首先，进行在包含碳化硅的半导体基板上形成金属层的第一工序。接下 来，进行通过热处理而形成上述半导体基板与上述金属层的欧姆接触的第二工序。接着，进 行在上述金属层上至少依次层叠钛层和镍层而形成金属电极层叠体的第三工序。并且，在 上述第三工序中，在将上述镍层的厚度记为x[nm]，将上述镍层的成膜速度记为y[nm/秒] 时，以满足0. 0 <y< -0. 0013x+2. 0的条件形成上述镍层。
[0024] 另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，在上述 第三工序中，以满足0. 0 <y< -0. 0015X+1. 2的条件形成上述镍层。
[0025] 另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，在上述 第三工序中，通过蒸镀法形成上述镍层。
[0026] 另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，在上述 第一工序中，在上述半导体基板上形成包含钛和镍的上述金属层，在上述第二工序中，通过 热处理使上述半导体基板和上述金属层反应而形成包含碳化钛的硅化镍层，形成上述半导 体基板与上述硅化镍层的欧姆接触。
[0027] 根据上述的发明，通过以使构成金属电极层叠体的镍层的残余应力为200MPa以 下的方式决定镍层的厚度和镍层的成膜速度，从而能够提高碳化硅基板与金属层之间的 密合性以及金属层与背面电极层叠体之间的密合性。由此，能够抑制碳化硅基板上的电极 (金属层和金属电极层叠体）剥离。
[0028] 有益效果
[0029] 根据本发明的碳化硅半导体装置及碳化硅半导体装置的制造方法，发挥能够抑制 背面电极剥离的效果。
【附图说明】
[0030] 图1是表示实施方式的碳化硅半导体装置在制造过程中的状态的截面图。
[0031] 图2是表示实施方式的碳化硅半导体装置在制造过程中的状态的截面图。
[0032] 图3是表示实施方式的碳化硅半导体装置在制造过程中的状态的截面图。
[0033] 图4是表示实施方式的碳化硅半导体装置在制造过程中的状态的截面图。
[0034]图5是表示实施方式的碳化硅半导体装置在制造过程中的状态的截面图。
[0035] 图6是表示构成实施方式的碳化硅半导体装置的背面电极层叠体的镍层的成膜 条件与背面电极的密合性之间的关系的图表。
[0036] 图7是表示构成实施方式的碳化硅半导体装置的背面电极层叠体的镍层的成膜 条件与镍层的残余应力之间的关系的特性图。
[0037] 图8是表示构成实施方式的碳化硅半导体装置的背面电极层叠体的镍层的厚度 与镍层的成膜速度之间的关系的特性图。
[0038] 符号说明
[0039]1:SiC晶片
[0040] 2 :成为硅化镍层的钛层
[0041 ] 3 :成为硅化镍层的镍层
[0042] 4:娃化镍层
[0043]5 :构成背面电极层叠体的钛层
[0044]6 :构成背面电极层叠体的镍层
[0045] 7 :构成背面电极层叠体的金层
[0046] 8:背面电极层叠体
[0047] 11 :离子注入
[0048] 12 :反溅射
【具体实施方式】
[0049] 以下，参照附图，详细说明本发明的碳化硅半导体装置及碳化硅半导体装置的制 造方法的优选的实施方式。在本说明书和附图中，在前缀有η或p的层和区域中，分别表示 电子或空穴为多数载流子。另外，标记于η或ρ的+和-分别表示杂质浓度比未标记层+ 和-的层和区域的杂质浓度高和低。应予说明，在以下的实施方式的说明和附图中，对同样 的构成标注相同的符号，省略重复的说明。
[0050] (实施方式）
[0051] 对实施方式的碳化硅半导体装置的结构进行说明。实施方式的碳化硅半导体装置 具备与包含碳化硅（SiC)的半导体基板（以下，称为SiC基板）的接触（电接触部）为欧 姆接触的背面电极。背面电极是在SiC基板上依次层叠有硅化镍层（与SiC基板形成欧姆 接触的金属层）和背面电极层叠体（金属电极层叠体）而构成的。背面电极层叠体是从硅 化镍层侧起依次层叠有例如钛（Ti)层、镍（Ni)层和金（Au)层而构成的。在SiC基板的内 部设置有与元件结构对应的半导体区域。由于碳化硅半导体装置的元件结构（正面电极、 Si