具有铁电场效应晶体管存储器阵列的设备及相关方法
【专利说明】具有铁电场效应晶体管存储器阵列的设备及相关方法
[0001]优先权主张
[0002]本申请案针对“具有铁电场效应晶体管存储器阵列的设备及相关方法(APPARATUSES HAVING A FERROELECTRIC FIELD-EFFECT TRANSISTOR MEMORY ARRAY ANDRELATED METHOD) ”主张于2013年5月17日提出申请的序列号为13/897，037的美国专利申请案的申请日期的权益。
技术领域
[0003]本发明的实施例涉及铁电场效应晶体管(FeFET)结构。特定来说，本发明的实施例涉及采用FeFET的存储器阵列。
【背景技术】
[0004]已考虑将铁电场效应晶体管用于呈非易失性随机存取存储器的形式的存储器阵列中。举例来说，图1A及1B是包含多个FeFET 110的常规存储器阵列100的示意图。特定来说，图1A中的存储器阵列100的部分是沿着图1B中所展示的俯视图的线1A截取的横截面图。每一 FeFET 110包含在绝缘衬底130上方形成的源极区域112、漏极区域114及本体区域116(在本文中统称为“FET结构”)。每一 FeFET 110可包含通过铁电材料120与FET结构分离的栅极118。换句话说，非常一般地来说，FeFET可具有类似于常规FET的结构，其中栅极氧化物由铁电材料120替换。每一 FeFET 110可包括用于存储器阵列100的存储器单元。
[0005]存储器阵列100包含在绝缘衬底130上方的FeFET 110的多个二维(平坦)布置。每一FeFET 110可包括用于存储器阵列100的存储器单元以存储将解释为数据的状态。FeFET 110的状态可基于铁电材料120的可在存在外部场的情况下进行切换的极化。举例来说，铁电材料120可针对个别FeFET 110展现正极化(其可解释为“1”)或负极化(其可解释为”0”)。在操作中，FeFET可将电压的组合接收到耦合到栅极118、源极区域112及漏极区域114的触点以便写入、擦除或读取FeFET 110的状态。
[0006]在读取操作期间，电流102可从选定FeFET 110的源极区域112到漏极区域114而流动穿过FeFET 110。常规存储器阵列110可具有在存储器阵列100的相同侧上的源极触点及漏极触点(未展示)。因此，电流可从存储器阵列100的第一端150流动穿过FeFETllO且接着返回到存储器阵列100的相同第一端150。因此，电流路径可取决于FeFET 110在存储器阵列100中的位置而具有不同长度。举例来说，电流102可针对接近第一端150的FeFET 110具有较短的路径且针对接近存储器阵列100的第二端152的FeFET 110具有较长的路径。因此，沿着电流路径的串联电阻在存取存储器阵列100中的一个FeFETllO时可并非均匀的(与存取另一 FeFET 110相比)。另外，配置为二维架构的常规存储器阵列100可具有为不合意地大且不可实现为实际使用的单元密度的特征大小。
【附图说明】
[0007]图1A及IB是包含多个FeFET的存储器阵列的示意图。
[0008]图2是根据本发明的实施例的FeFET的示意图。
[0009]图3A是根据本发明的实施例的存储器阵列的示意图的透视图。
[0010]图3B是图3A的存储器阵列的一部分的俯视图。
[0011 ]图4A是根据本发明的另一实施例的存储器阵列的示意图的透视图。
[0012]图4B是图4A的存储器阵列的一部分的俯视图。
[0013]图5到7是存储器阵列的示意图的俯视图，展示用于字线触点的各种接触方案。
[0014]图8是存储器阵列的透视图，展示用于包含多个字线的存储器阵列的接触方案。
[0015]图9是存储器阵列的一部分的透视图。
[0016]图10是根据本发明的实施例的存储器阵列的一部分的示意性电路图。
[0017]图11是根据本发明的另一实施例的存储器阵列的一部分的示意图的透视图。
[0018]图12是包含垂直存储器单元的电系统的简化框图。
【具体实施方式】
[0019]在以下详细说明中，参考形成本发明的一部分的附图，且在所述附图中以图解说明的方式展示本发明的特定实施例。借助特定细节描述这些实施例以清晰地描述本发明的实施例。然而，尽管指示本发明的实施例的实例，但说明及特定实例仅以图解说明的方式且不以限制的方式给出。可利用其它实施例且可在不背离本发明的范围的情况下做出改变。可做出各种替代、修改、添加、重新布置或其组合且所述各种替代、修改、添加、重新布置或其组合将变得对所属领域的一般技术人员显而易见。另外，来自一个实施例的特征可与另一实施例的特征组合同时仍囊括于如由本发明者预期的本发明的范围内。
[0020]应理解，除非明确陈述此限制，否则本文中使用例如“第一”、“第二”等等的名称对元件的任何提及不限制那些元件的数量或次序。而是，这些名称可在本文中用作将两个或两个以上元件或元件的例子区分开的方便方法。因此，对第一及第二元件的提及不意味可采用仅两个元件或第一元件必须以某一方式先于第二元件。另外，除非另外陈述，否则一组元件可包括一个或多个元件。
[0021]还应理解，本文中关于存储器单元的特定数目的论述不应解释为限制可存在于存储器阵列或其任何部分中的存储器单元的数目。而是，当论述所描绘实施例时可提及特定数目。然而，本发明的实施例可包含可大致等于由3D存储器阵列架构形成的FeFET的数目的任何数目的存储器单元。在一些实施例中，例如如果存储器单元以某一方式确定为有缺陷的，那么可保留存储器单元中的至少一些存储器单元以供用作替换存储器单元来替换存储器阵列内的其它存储器单元。因此，对于一些实施例来说，存储器阵列的总体容量可小于存储器单元的总数目。另外，存储器阵列可用以替换另一存储器阵列。
[0022]除非另有规定，否则本文中所描述的材料及结构可通过包含但不限于旋涂、毯式涂覆、化学汽相沉积(CVD)、原子层沉积(ALD)、电浆增强型ALD或物理汽相沉积(PVD)的任何适合技术形成。取决于待形成的特定材料，用于沉积或生长材料的技术可由所属领域的一般技术人员选择。结构元件可使用常规半导体制作技术形成于本文中所描述的位置及配置中。尽管本文中所描述及所图解说明的材料可形成为层，但所述材料不限制于此且可形成为其它三维配置。
[0023]如本文中所使用，参考给定参数、性质或条件，术语“实质上”意指且包含所属领域的一般技术人员将理解的以小变化程度(例如在可接受制造公差内)满足给定参数、性质或条件的程度。以实例的方式，取决于实质上满足的特定参数、性质或条件，所述参数、性质或条件可为至少90%满足、至少95%满足或甚至至少99%满足。
[0024]本发明的实施例包含包括FeFET存储器阵列的设备。举例来说，多个FET结构可水平地及垂直地堆叠成三维存储器阵列架构，多个栅极在所述多个FET结构之间垂直地延伸且水平地隔开，且铁电材料分离所述多个FET结构与所述多个栅极。个别铁电FET (FeFET)可形成于所述多个FET结构、所述多个栅极及所述铁电材料的相交点处。一些实施例可包含:第一垂直FeFET堆叠，其包含通过第一铁电材料与第一 FET结构分离的第一多个栅极；及第二垂直FeFET堆叠，其包含通过第二铁电材料与第二 FET结构分离的第二多个栅极。所述第一垂直FeFET堆叠及所述第二 FeFET堆叠可水平地堆叠且通过电介质材料分离。一些实施例可包含三维存储器阵列，所述三维存储器阵列具有形成于铁电材料与多个位线及多个字线耦合的相交点处的多个FeFET存储器单元。所述多个FeFET存储器单元可沿着所述三维存储器阵列的垂直串形成，其中所述垂直串与和所述多个字线耦合的存储器单元栅极耦合。所述垂直串可各自包含由所述铁电材料环绕的垂直通道。
[0025]图2是根据本发明的实施例的FeFET 200的示意图。FeFET 200可为较大存储器阵列(例如，参见图3A到10)的存储器单元。FeFET 200包含耦合到通过铁电材料220分离的栅极218的漏极区域212、源极区域214及本体区域216。漏极区域212可耦合到漏极触点222，源极区域214可耦合到源极触点224，且栅极218可耦合到栅极触点。源极区域214及本体区域216可一起系结到相同源极触点224，此可减少在常规FeFET存储器单元上方的触点的数目。
[0026]铁电材料220为可展现可通过外部场进行切换的极化(例如，带相反电荷离子的位移且形成偶极矩)的电介质材料(例如，氧化铪(HfOx))。另外，铁电材料220的剩余极化在关断外部场之后可不消失。因此，铁电材料220的极化可解释为存储器单元的状态(例如，1或0)。极化可通过测量FeFET 200的电阻率来确定，所述电阻率取决于铁电材料220的极化状态。换句话说，极化的状态可基于铁电材料220的极化而作为FeFET 200的阈值电压(Vt)移位有效地展示出来，所述阈值电压移位可通过在低偏置下检测FeFET 200的阈值电压来感测。由于铁电材料220的剩余极化可仍存在(即，为非易失性的)，因此FeFET200可不需要像采用单元电容器作为存储元件的其它RAM技术一样经再新。
[0027]漏极区域212、源极区域214及本体区域216可由经掺杂半导电材料(例如，η型半导电材料、Ρ型半导电材料)形成。尽管漏极区域212、源极区域214及本体区域216在图2(及本文中的其它图)中展示为ηρη结构，但一些实施例可包含ρηρ结构。
[0028]在操作中，可根据施加到漏极触点222、源极触点224及栅极触点228的偏置电压来对FeFET 200进行读取、写入、擦除等。特定来说，可取决于所要操作改变(例如，写入、擦除)或感测(例如，读取)铁电材料220的极性。举例来说，写入操作可包含施加具有比铁电材料220的矫顽场大的振幅的正栅极-源极电压(Vss)(例如，VG= 3V、V s= 0V、V D =0V)以致使第一极化存在于邻近铁电材料220内。擦除操作可包含施加具有比铁电材料220的矫顽场大的振幅的负栅极-源极电压(-VJ (例如，0V、Vs= 3V、Vd= 3V)以致使第二极化存在于相邻铁电材料220内。尽管称作“擦除”，但擦除操作可仅被视为将相反状态写入到FeFET 200的另一写入操作。任一极化(即，正或负)可解释为“ 1”或者“0”，只要两个极化经彼此不同地解释即可。读取操作可包含施加不具有比铁电材料220的矫顽场大的振幅的栅极-源极电压(VGS)(例如，VG = 1.5V、Vs= IV、VD = IV)。
[0029]由于源极-漏极电阻率(即，通道电阻率)对铁电材料220的极化状态的相依性，可测量源极-漏极电阻率以确定FeFET 200的状态。举例来说，如果本体区域216中的电子是空乏的(例如，在已施加_νκ从而引起铁电材料220的正极化之后)，那么源极区域214与漏极区域212之间的电阻率增加。如果本体区域216中的电子导致电子在通道中的累积(例如，施加Vm从而引起铁电材料220中的负极化)，那么源极区域214与漏极区域212之间的电阻率减小。读取操作可包含感测由源极触点224接收的电流且响应于此而确定电阻率。
[0030]上文操作基于V/3选择方案，依照所述方案，如果土V，那么选择存储器单元(对其进行写入)，且如果vss= 土V/3或0V，那么不选择存储器单元。在上文实例中，V =3，使得1 = V/3。还可采用如所属领域的一般技术人员可知晓的其它感测方案(例如，V/2选择方案)。
[0031]本发明的额外实施例包含存储器阵列，所述存储器阵列包含多个FeFET 200。当在存储器阵列中采用时，漏极区域212可耦合到位线(耦合到多个FeFET的漏极区域)，且栅极218可耦合到字线(耦合到多个FeFET的栅极)。适当位线及字线可经选择以存取所要存储器单元。有时，为方便起见，漏极区域212可称为位线(这是因为其耦合到位线触点)且栅极218可称为字线(这是因为其耦合到字线触点)。
[0032]存储器阵列具有三维(3D)架构，所述三维架构可产生具有随机存取的相对高密度3D FeFET存储器阵列。举例来说，在一些实施例中，存储器阵列可包含2F2/