一种三维光电集成结构及其制作方法
【技术领域】
[0001]本发明涉及光电集成技术领域，尤其涉及一种三维光电集成结构及其制作方法。
【背景技术】
[0002]硅基光子器件与互补金属氧化物半导体(CMOS)工艺兼容、尺寸小、通讯波段透明、大带宽、低延迟、低能耗、低串扰等优势，能和微电子芯片进行混合或者单片集成。目前，硅光电子单片集成电路已经实现高度集成，调制器、以及相应的驱动、波导器件、探测器、以及相应的接收放大电路均可实现单片集成。由于硅本身是间接带隙半导体，发光效率未能达到高速通行需求，但集成激光器的很多方法已经得到验证。硅光子单片集成电路在光通信、光互连等领域得到了快速的发展，目前硅光电子单片集成电路使用SOI衬底，采用CMOS工艺进行加工。
[0003]为了实现硅光光电子单片与CPU以及Memory或者其余的ASIC的集成。光电子SiP(system in package)的概念更广泛提出，但如何实现两者的集成，目前有很多的解决方案，最近提的较多的是3D光电集成技术。
[0004]但目前的3D光电集成技术存在以下问题:一、在硅光芯片上使用硅通孔(TSV)技术集成微电子芯片，需要很多的硅通孔孔，但目前硅通孔技术并不成熟，影响光子芯片性能；二、为保证微电子芯片的正常的工作，需要多层的RDL(redistribut1n layer)，综合来看工艺复杂，同时光电子器件对温度比较敏感，在光子芯片上集成微电子芯片，散热也是难题。
【发明内容】
[0005]本申请提供一种三维光电集成结构及其制作方法，解决了现有技术中的集成技术导致光子芯片的性能差、工艺复杂且散热性能差的技术问题。
[0006]本申请提供一种三维光电集成结构，所述三维光电集成结构包括:
[0007]光电子芯片，包括埋氧层、顶层互连介质、顶层硅、背向反射光栅、光子器件，所述顶层硅设置于所述埋氧层和所述顶层互连介质之间，所述光子器件设置于所述顶层硅内，且所述光子器件的光子器件焊盘设置于所述顶层互连介质上；
[0008]再布线介质，设置于所述光电子芯片上，包括多个介质层、设置于所述介质层内且用于电性连接所述光子器件焊盘的金属线、设置于所述再布线介质上远离所述光电子芯片的表面上且与金属线接触的下金属化的凸点、设置于所述下金属化的凸点的焊球；
[0009]电子器件，设置于所述多个介质层上最靠近所述光电子芯片的介质层内，所述电子器件的电子器件焊盘与所述金属线电性接触；
[0010]基板，所述再布线介质通过所述焊球固定于所述基板上；
[0011]光纤，与所述背向散射光栅耦合。
[0012]优选地，所述光纤设置于所述埋氧层上，且所述光纤的延伸方向与所述背向反射光栅的衍射方向相同。
[0013]优选地，所述光纤与所述光子器件采用光栅耦合的方式。
[0014]优选地，所述光子器件焊盘相对于所述光子器件的方向与所述电子器件焊盘相对于所述电子器件的方向一致。
[0015]优选地，所述光子器件焊盘相对于所述光子器件的方向与所述电子器件焊盘相对于所述电子器件的方向可以相反。
[0016]本申请还提供一种三维光电集成结构的制作方法，用于制作所述的三维光电集成结构，所述制作方法包括:
[0017]获得所述光电子芯片，所述光电子芯片的埋氧层以及顶层硅上设置有衬底硅；
[0018]将所述电子器件置于所述顶层互连介质上；
[0019]形成再布线介质，并在再布线介质上埋所述金属线，在所述再布线介质与所述光电子芯片相背的表面上与所述金属线接触的所述下金属化的凸点、设置于所述下金属化的凸点的所述焊球；
[0020]在再布线介质上与所述光电子芯片相背的表面上设置临时键合载片；
[0021]去除所述衬底硅，再去除所述临时键合载片，清洗，并通过所述焊球固定于所述基板上；
[0022]将所述光纤固定于所述埋氧层上，获得所述三维光电集成结构。
[0023]本申请有益效果如下:
[0024]本申请的三维光电集成结构通过设置多层介质层，并在多层介质层内设置互连金属线，采用了该成熟的再布线技术，工艺简单，实现输入输出接口的引出，可根据后续集成的需要，灵活的分配输入输出接口，从而实现了层间互连，且避免了采用硅通孔技术，保证了光子芯片的性能，另外，将所述光电子器件设置于所述互连介质和所述基底的同一侧，即使得所述光电子器件使用倒扣互连，不仅提高传输速率，而且提高了散热效果，解决了现有技术中的集成技术导致光子芯片的性能差、工艺复杂且散热性能差的技术问题。
【附图说明】
[0025]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。
[0026]图1为本申请较佳实施方式一种三维光电集成结构的结构示意图；
[0027]图2为图1中三维光电集成结构的制作方法流程图；
[0028]图3-11为采用图2中的制作方法三维光电集成结构流程示意图；
[0029]图12为本申请另一实施方式一种三维光电集成结构的结构示意图；
[0030]图13为本申请又一实施方式一种三维光电集成结构的结构不意图；
[0031]图14本申请再一实施方式一种三维光电集成结构的结构示意图。
【具体实施方式】
[0032]本申请实施例通过提供一种三维光电集成结构及其制作方法，解决了现有技术中的集成技术导致光子芯片的性能差、工艺复杂且散热性能差的技术问题。
[0033]本申请实施例中的技术方案为解决上述技术问题，总体思路如下:
[0034]—种三维光电集成结构，所述三维光电集成结构包括:
[0035]光电子芯片，包括埋氧层、顶层互连介质、顶层硅、背向反射光栅、光子器件，所述顶层硅设置于所述埋氧层和所述顶层互连介质之间，所述光子器件设置于所述顶层硅内，且所述光子器件的光子器件焊盘设置于所述顶层互连介质上；
[0036]再布线介质，设置于所述光电子芯片上，包括多个介质层、设置于所述介质层内且用于电性连接所述光子器件焊盘的金属线、设置于所述再布线介质上远离所述光电子芯片的表面上且与金属线接触的下金属化的凸点、设置于所述下金属化的凸点的焊球；
[0037]电子器件，设置于所述多个介质层上最靠近所述光电子芯片的介质层内，所述电子器件的电子器件焊盘与所述金属线电性接触；
[0038]基板，所述再布线介质通过所述焊球固定于所述基板上；
[0039]光纤，与所述背向反射光栅親合。
[0040]本申请的三维光电集成结构通过设置多层介质层，并在多层介质层内设置互连金属线，采用了该成熟的再布线技术，工艺简单，实现输入输出接口的引出，可根据后续集成的需要，灵活的分配输入输出接口，从而实现了层间互连，且避免了采用硅通孔技术，保证了光子芯片的性能，另外，将所述光电子器件设置于所述互连介质和所述基底的同一侧，即使得所述光电子器件使用倒扣互连，不仅提高传输速率，而且提高了散热效果，解决了现有技术中的集成技术导致光子芯片的性能差、工艺复杂且散热性能差的技术问题。
[0041]为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
[0042]实施例一
[0043]为了解决现有技术中的集成技术导致光子芯片的性能差、工艺复杂且散热性能差的技术问题，本申请提供一种三维光电集成结构。如图1所示，所述三维光电集成结构包括:光电子芯片、再布线介质、电子器件202和201、光纤108和基板401。
[0044]光电子芯片包括埋氧层104、顶层互连介质105、顶层硅101、背向反射光栅102、光子器件103和107。所述顶层硅101设置于埋氧层104和顶层互连介质105之间，所述光子器件103和107设置于顶层硅101内，且光子器件103和107的光子器件焊盘106设置于所述顶层互连介质105上。
[0045]在所述光电子芯片固定于再布线介质上时。所