栅极的制作方法及存储器的制造方法

文档序号:9580593阅读:446来源:国知局
栅极的制作方法及存储器的制造方法
【技术领域】
[0001] 本发明涉及半导体集成电路的制作技术领域,尤其涉及一种栅极的制作方法及存 储器的制造方法。
【背景技术】
[0002] 在集成电路芯片的制作过程中,栅极通常采用堆叠结构,即将多个栅极堆叠起来, 堆叠栅极之间通过介质层进行隔离。采用堆叠栅极能够提高芯片上的空间利用率,从而提 高芯片的集成度。在现有存储器的制作过程中,有源区上的晶体管也通常采用堆叠的栅极 结构,即浮栅-栅极介质层-选择栅结构,且浮栅和选择栅之间通过介质层上的沟槽相连 接。
[0003] 在附图Ia至附图Ic中给出了一种现有堆叠栅极的制作方法,包括W下步骤:首 先,由衬底10'表面向外依次沉积隧穿氧化层20'、第一多晶娃层30'、介质层40'及中 间多晶娃层51',形成如图Ia所示的基体结构;然后,在中间多晶娃层51'上沉积抗反射 涂层和光刻胶层,通过光刻工艺在光刻胶上形成图案,并W光刻胶为掩膜,刻蚀所述中间多 晶娃层51'和介质层40',形成使第一多晶娃层30'部分裸露的沟槽60',且第一多晶娃 层30'的裸露表面会被氧化形成氧化层71',形成如图化所示的基体结构;在中间多晶娃 层51'上及沟槽60'内沉积第二多晶娃层53',形成如图Ic所示的基体结构。在上述制 作方法中,第一多晶娃层30'即为浮栅,中间多晶娃层51'和第二多晶娃层53'构成选择 栅 50'。
[0004] 在堆叠栅极的制作过程中,多晶娃的表面容易形成氧化层,使得第二多晶娃层和 第一多晶娃层之间形成氧化物界面,该界面会显著增加多晶娃的电阻值。图2示出了现有 堆叠栅极的制作方法制得的栅极的电阻率测试结果,从图中数据可W看出,栅极的电阻率 高达713~743Q - cm,且栅极不同部位的电阻率差别明显。目前,本领域的技术人员尝试 减少沉积第二多晶娃层与第一多晶娃层之间的时间间隔,然而多晶娃界面之间仍然存在较 大且不均匀的电阻,器件性能提升的效果非常有限。

【发明内容】

[0005] 本申请旨在提供一种栅极的制作方法及存储器的制造方法,W解决现有栅极的制 作过程中存在多晶娃层之间界面电阻不均匀的问题。
[0006] 本申请一方面提供了一种栅极的制作方法。该制作方法包括;由衬底的表面沿远 离衬底的方向依次形成第一多晶娃层、具有沟槽的介质层W及第二多晶娃层,第二多晶娃 层部分填充在沟槽中,与第一多晶娃层相连;在形成第二多晶娃层的步骤之前,该制作方法 还包括去除沟槽中第一多晶娃层裸露表面上的氧化物层的步骤。
[0007] 进一步地,上述栅极的制作方法包括;由衬底的表面沿远离衬底的方向依次形成 第一多晶娃层和介质层;刻蚀介质层W形成使第一多晶娃层部分裸露的沟槽;去除第一多 晶娃层裸露表面上的氧化物层;在介质层表面上W及沟槽中形成第二多晶娃层。
[0008] 进一步地,上述栅极的制作方法还包括在形成第二多晶娃层之前,在介质层上形 成中间多晶娃层的步骤。
[0009] 进一步地,上述栅极的制作方法包括;由衬底的表面沿远离衬底的方向依次形成 第一多晶娃层、介质层W及至少一层中间多晶娃层;刻蚀中间多晶娃层和介质层,形成使第 一多晶娃层部分裸露的沟槽;去除第一多晶娃层和各中间多晶娃层裸露表面上的氧化物 层;在最外层中间多晶娃层表面上W及沟槽中形成第二多晶娃层。
[0010] 进一步地,上述栅极的制作方法中,在刻蚀介质层或者刻蚀中间多晶娃层和介质 层的步骤中,顺序向下刻蚀第一多晶娃层,使沟槽延伸至第一多晶娃层中。
[0011] 进一步地,上述栅极的制作方法中,去除氧化物层的的工艺为湿法刻蚀工艺。进一 步地,上述栅极的制作方法中,去除氧化物层的步骤后还包括刻蚀表面后处理步骤,刻蚀表 面后处理步骤包括;在去除了氧化物层的刻蚀表面上形成牺牲氧化物层;W及去除牺牲氧 化物层。
[0012] 进一步地,上述栅极的制作方法中,刻蚀表面后处理步骤中,形成牺牲氧化物层的 步骤采用氧化工艺,去除牺牲氧化物层的步骤采用湿法刻蚀工艺。
[0013] 进一步地,上述栅极的制作方法中,氧化工艺包括氧等离子工艺或&〇2湿法工艺。
[0014] 进一步地,上述栅极的制作方法中,牺牲氧化物层的厚度为;
[0015] 进一步地,上述栅极的制作方法中,在衬底的表面形成第一多晶娃层的步骤之前, 还包括在衬底的表面上形成隧穿氧化层的步骤,优选隧穿氧化层为Si化。
[0016] 进一步地,上述栅极的制作方法中,介质层包括由第一多晶娃层表面沿远离第一 多晶娃层的方向依次形成的Si〇2、SIsNa和Si〇2组成。
[0017] 本申请的另一方面在于提供了一种存储器的制造方法,包括在衬底上形成隔离沟 槽,在相邻的隔离沟槽之间的衬底的表面上制作栅极,W及在栅极的两侧进行离子注入形 成源漏极的步骤,其中所述栅极的制作方法为本申请提供的栅极的制作方法。
[0018] 应用本申请技术方案,本申请通过去除多晶娃层裸露表面上氧化物层,去除了多 晶娃层之间的氧化物界面,克服了现有栅极的制作过程中存在的多晶娃界面之间电阻不均 与的问题。通过使用本申请提供的栅极制作方法,所得半导体器件的稳定性等得到提高。
[0019] 除了上面所描述的目的、特征和优点之外,本申请还有其它的目的、特征和优点。 下面将参照图,对本申请作进一步详细的说明。
【附图说明】
[0020] 附图构成本说明书的一部分、用于进一步理解本申请,附图示出了本申请的优选 实施例,并与说明书一起用来说明本申请的原理。图中:
[0021] 图Ia示出了现有栅极的制作方法中,由衬底表面向外依次沉积隧穿氧化层、第一 多晶娃层、介质层及中间多晶娃层后的基体剖面结构示意图;
[0022] 图化示出了刻蚀图Ia所示的中间多晶娃层和介质层,形成使第一多晶娃层部分 裸露的沟槽后的基体剖面结构示意图;
[0023] 图Ic示出了在图化所示的中间多晶娃层上及沟槽内沉积第二多晶娃层后的基体 的剖面结构示意图;
[0024] 图2示出了按照现有栅极的制作方法得到栅极的电阻率测试结果;
[0025]图3示出了本申请实施方式所提供的栅极的制作方法的流程示意图;
[0026] 图4a示出了在本申请实施方式所提供的栅极的制作方法中,由衬底表面向外依 次沉积隧穿氧化层、第一多晶娃层和介质层后的基体的剖面结构示意图;
[0027] 图4b示出了刻蚀图4a所示的介质层,形成使第一多晶娃层部分裸露的沟槽后的 基体的剖面结构示意图;
[002引图4c示出了湿法刻蚀图4b所示的第一多晶娃层的裸露表面后的基体的剖面结构 示意图;
[0029] 图4d示出了在图4c所示的介质层上W及沟槽的内表面上形成牺牲氧化物层后的 基体的剖面结构示意图;
[0030] 图4e示出了去除图4d所示的牺牲氧化物层后形成的基体的剖面结构示意图;
[0031] 图4f示出了在图4e所示的介质层上及沟槽内形成第二多晶娃层后的基体的剖面 结构示意图。
[0032]图5a示出了在本申请另一实施方式所提供的栅极的制作方法中,由衬底表面向 外依次沉积隧穿氧化层、第一多晶娃层、介质层及中间多晶娃层后的基体的剖面结构示意 图;
[0033] 图化示出了刻蚀图5a所示的中间多晶娃层和介质层,形成使第一多晶娃层部分 裸露的沟槽后的基体的剖面结构示意图;
[0034] 图5c示出了湿法刻蚀图4b所示的第一多晶娃层的裸露表面后的基体的剖面结构 示意图;
[0035] 图5d示出了在图5c所示的中间多晶娃层W及沟槽的内表面上形成牺牲氧化物层 后的基体的剖面结构示意图;
[0036] 图5e示出了去除图5d所示的牺牲氧化物层后形成的基体的剖面结构示意图;
[0037] 图5f示出了在图5e所示的中间多晶娃层上及沟槽内形成第二多晶娃层后的基体 的剖面结构示意图。
【具体实施方式】
[0038] 下面将结合本申请的【具体实施方式】,对本申请的技术方案进行详细的说明,但如 下实施例仅是用W理解本申请,而不能限制本申请,本申请中的实施例及实施例中的特征 可W相互组合,本申请可W由权利要求限定和覆盖的多种不同方式实施。
[0039] 需要注意的是,送里所使用的术语仅是为了描述【具体实施方式】,而非意图限制根 据本申请的示例性实施方式。如在送里所使用的,除非上下文另外明确指出,否则单数形式 也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于"包含"和/或"包 括"时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[00
当前第1页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1