基于金属硬掩膜的超低k互连的制造方法及制造的产品的制作方法

文档序号:9580666阅读:530来源:国知局
基于金属硬掩膜的超低k互连的制造方法及制造的产品的制作方法
【技术领域】
[0001]本发明涉及半导体制造领域,尤其涉及基于金属硬掩膜的超低K互连的制造方法及制造的广品。
【背景技术】
[0002]用于形成互连的已知工艺包括“镶嵌工艺”(damascene process)。在一般的镶嵌工艺中,使用光刻胶作为掩膜蚀刻电介质层以形成开口,该开口包括通孔和沟槽。然后去除光刻胶,用导电材料填充该开口以便形成用于互连的通孔和迹线。
[0003]由于器件密度和连线密度的增加、线宽减小,导致阻容(RC)耦合增大,从而使信号传输延时、干扰噪声增强和功耗增大,这给超大规模集成电路的应用带来了挑战。
[0004]利用金属或金属化合物作为硬掩膜层可有利于形成更小临界尺寸的互连通孔和迹线。
[0005]同时,在生产线的后端采用超低K电介质(Ultra-low-k Dielectrics)作为层间电介质层,可减少半导体芯片上晶体管间连接导线的延误率,获得较低的RC延迟。目前的低介电常数(K)材料K值为3.0,而介电常数(K)值不大于2.6的电介质可被称为超低K电介质。采用超低K电介质无疑有助于芯片整体效能的提高。
[0006]目前已知基于氟(F)的刻蚀工艺用于形成超低K双镶嵌结构。申请号为201010285728.5的中国专利申请中介绍了一种双镶嵌结构及其制造方法,其中利用四氟化碳蚀刻超低K电介质。在基于氟的蚀刻过程中,等离子体活性基与被蚀刻的材料发生化学反应,形成挥发性的聚合物并随气流离开。然而,在蚀刻之后,在晶片上仍然会残留一部分聚合物,因此需要后续的清洗工艺来去除聚合物残留,使得这种基于氟的刻蚀工艺不可避免地会导致超低K电介质层的损坏,使轮廓弯曲或临界尺寸增加。
[0007]图1示出了根据现有技术的基于金属硬掩膜在超低K电介质中进行蚀刻的过程的剖面示意图。
[0008]如图1A所不,在半导体衬底100上依次形成超低K电介质层110和金属硬掩膜层120。如图1B所示,通过常用的蚀刻工艺在金属硬掩膜120中形成开口。如图1C所示,以金属硬掩膜120作为掩膜层,通过基于F的干法蚀刻工艺对超低K电介质层110进行蚀刻,以在超低K电介质层110中形成开口。然后利用DHF溶液对半导体晶片进行清洗,以便去除在超低K电介质层110的蚀刻期间形成的残留在晶片100上的基于F的聚合物,其中DHF溶液可包括H20,HF。
[0009]在实际制造过程中,对超低K电介质层110的干法蚀刻过程和利用DHF清洗过程之间有一定的等待时间。由于基于TiN的硬掩膜方法对基于F的聚合物敏感,因此要求干法刻蚀和湿法清洗之间的等待时间必须很短,否则基于F的残留聚合物将会在晶片结构中造成缺陷,并且使后续的间隙填充开口劣化。
[0010]因此,需要一种形成超低k互连的方法,其能够减小对超低K电介质的损坏,获得更加坚固的蚀刻结构,从而使得从干法蚀刻至湿法清洗之间的等待时间能够延长。

【发明内容】

[0011]本发明的目的是提供一种基于金属硬掩膜的超低K互连的制造方法,该制造方法对超低K电介质的损坏很小且对后续清洗工艺而言更坚固,从而使得从干法蚀刻至湿法清洗之间的等待时间能够延长。
[0012]根据本发明的一个方面,提供一种基于金属硬掩膜的超低K互连的制造方法,包括:a)在衬底上依次形成超低K电介质层和金属硬掩膜层;b)图案化金属硬掩膜层,以在金属硬掩膜层中形成开口 ;以及c)蚀刻开口位置的超低K电介质层,其中所述蚀刻工艺的蚀刻气体包括溴化物。
[0013]根据本发明的一个方面,前述方法的蚀刻工艺是利用HBr、氩气、氮气和氧气的混合气体的干法蚀刻工艺。
[0014]根据本发明的一个方面,前述方法的干法蚀刻工艺所采用的射频功率是2MHz-60MHz,蚀刻腔室内的压力为10_200mTorr,HBr气体的流量为10_200sccm,Ar气体的流量100-1000sccm,N2气体的流量为50-500sccm,02气体的流量为5-100sccm,腔室内的温度为 0-100°C。
[0015]根据本发明的一个方面,前述方法通过所述干法蚀刻工艺在所述超低K电介质层中形成倒梯形开口。
[0016]根据本发明的一个方面,前述方法的超低K电介质层的介电常数不大于2.6。
[0017]根据本发明的一个方面,前述方法的超低K电介质层的介电常数为2.45或2.2。
[0018]根据本发明的一个方面,前述方法的金属硬掩膜是TiN、BN、A1N或其组合。
[0019]根据本发明的一个方面,前述方法中,在金属硬掩膜层中形成的所述开口包括第一开口和第二开口,所述第一开口用于在超低K电介质中形成通孔,所述第二开口用于在超低κ电介质中形成沟槽。
[0020]根据本发明的一个方面,前述方法中,在步骤b)和c)之间进行以下步骤:在金属硬掩膜层上以及所述第一开口和第二开口内形成底部抗反射涂层和光刻胶层;图案化所述光刻胶层和底部抗反射涂层以在所述第一开口处暴露所述超低K电介质层;以光刻胶层作为掩膜,通过所述第一开口,蚀刻所述超低K电介质层以形成部分通孔;以及去除所述底部抗反射涂层和光刻胶层。
[0021]根据本发明的一个方面,前述方法中,所述部分通孔的厚度是所述超低K电介质层厚度的约70%。
[0022]根据本发明的一个方面,前述方法中,通过所述第一开口蚀刻所述超低K电介质层的步骤采用基于氟的蚀刻工艺或基于溴的蚀刻工艺。
[0023]根据本发明的一个方面,前述方法中,所述蚀刻工艺用于在所述超低K电介质中形成通孔和沟槽。
[0024]根据本发明的一个方面,前述方法还包括对蚀刻后的半导体晶片进行清洗过程,所述清洗过程包括DHF清洗、EKC、H202或其组合。
[0025]与现有技术相比,本发明的优点包括:
[0026]由于本发明所描述的方法不使用基于氟(F)的蚀刻工艺,可避免基于F的蚀刻工艺引起的对超低K电介质的损坏、使轮廓弯曲或临界尺寸增加等问题。由于在基于溴化物(例如HBr)的干法蚀刻后,晶片上不会残留基于F的聚合物,使得干法蚀刻至湿法清洗之间的等待时间能够延长,这有利于整体的半导体制造过程灵活、稳定。利用基于溴化物(例如HBr)的蚀刻工艺,可在超低K电介质氧化物中形成倒梯形开口,这种倒梯形开口有利于后续清洗液离开超低K电介质。基于溴化物(例如HBr)的蚀刻工艺还产生疏水侧壁,进一步减轻后续清洗过程对超低K电介质的影响,从而获得更加坚固的超低K互连结构。
【附图说明】
[0027]为了进一步阐明本发明的各实施例的以上和其他优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,放大了层和区域的厚度。相同或相应的部件将用相同或类似的标记表示。
[0028]图1A-1C示出了根据现有技术的基于金属硬掩膜在超低K电介质中进行蚀刻的过程的剖面示意图。
[0029]图2A-2H示出根据本发明的一个实施例的利用在金属硬掩膜中形成开口的过程的剖面示意图。
[0030]图3A-3F 7K出根据本发明的一个实施例的利用基于HBr的蚀刻工艺在超低K电介质中形成开口的过程的剖面示意图。
[0031]图4 7K出本发明的一个实施例的利用基于HBr的蚀刻工艺在超低K电介质中形成开口的流程图
【具体实施方式】
[0032]在以下的描述中,参考各实施例对本发明进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明可在没有特定细节的情况下实施。此夕卜,应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
[0033]在现有的技术互连结构中,随着集成电路布线宽度的不断减小,更高的布线密度将使得金属互连结构中的电迁移问题日益突出。采用超低K电介质作为层间电介质层将会极大地改善半导体器件连接线的性能。
[0034]在现有技术中,利用基于氟的蚀刻工艺蚀刻超低K电介质层,以形成开口。然而,由于基于氟的蚀刻工艺会对超低K电介质和金属硬掩膜造成损坏,本发明提出一种利用溴化物(例如HBr)代替氟化物的蚀刻工艺。从基于氟化物的蚀刻工艺,到基于氯化物的蚀刻工艺,再到本发明的基于溴化物(例如HBr)的蚀刻工艺,所刻蚀的超低K氧化物层的通孔和沟槽的剖面轮廓从垂直过渡到向外倾斜,即在超低K氧化物层中形成倒梯形开口。倒梯形开口有利于进行后续的清洗工艺。同时,基于溴化物(例如HBr)的蚀刻工艺还产生疏水侧壁,进一步减轻后续清洗过程对超低K电介质的影响。
[0035]下面将结合示例性实施例的剖面示意图描述根据本发明的基于金属硬掩膜的超低K互连的制造方法。
[0036]图2A-2H示出根据本发明的一个实施例的在金属硬掩膜中形成开口的过程的剖面示意图。为了便于说明,图2A至2H中未示出半导体晶体管及该晶体管的源极、漏极和栅极等结构。如图2A所示,衬底200可以是包括半导体元
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1