电镀工艺中的活化处理的制作方法
【专利说明】电镀工艺中的活化处理
[0001]本申请是申请日为2010年11月4日，申请号为201010537792.8，优先权日为2010年5月20日，发明名称为“电镀工艺中的活化处理”的发明专利申请的分案申请。
技术领域
[0002]本发明涉及一种集成电路，特别是涉及一种电镀工艺，更涉及以电镀工艺形成凸块的工艺。
【背景技术】
[0003]在形成半导体芯片时，首先在半导体芯片中的半导体基板表面形成集成电路装置如晶体管。而后在集成电路装置上形成内连线结构。在半导体芯片表面形成凸块以作为集成电路装置的接点。
[0004]在形成凸块的特定工艺中，先形成凸块底层金属(under-bump metallurgy, UBM),而后在凸块底层金属上形成凸块。凸块底层金属的形成可包括形成铜晶种层(copper seedlayer)，以及在铜晶种层上形成一图案化掩模，而由掩模的开口暴露出部分铜晶种层。而后在暴露出来的部分铜晶种层上进行电镀步骤以电镀上厚铜层。接着，可依序电镀上额外层如镍层及焊料层。传统上在各电镀步骤间会以去离子水进行快速冲洗(quick dumprinse, QPR)，以清洗电镀层的表面。
[0005]经发现电镀层间的界面粗糙，且其中有空隙形成，使得凸块的电迀移(electro-migrat1n, EM)性能下降，因而造成其可靠度下降。
【发明内容】
[0006]为克服现有技术的缺陷，根据本发明的形成装置的方法，包括进行第一电镀工艺以形成第一金属元件，以及在活化处理溶液中对第一金属元件的表面进行活化处理，其中活化处理溶液包括在去离子(de-1onized，DI)水中的处理剂。在进行活化处理步骤后，进行第二电镀工艺以形成第二金属元件且与第一金属元件的表面接触。
[0007]本发明也公开其他实施例。
[0008]本发明通过实施例显示在各层间的界面显著的改善，且观察到空隙显著的减少。再者，界面变得更加平滑。因此，相较于在电镀工艺间通过快速冲洗(QDR)而形成的金属凸块的传统方法中，本发明所得金属凸块的电子迀移(electro-migrat1n, EM)性能提升，因此提升其可靠度。
[0009]为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。
【附图说明】
[0010]图1?图7为一系列剖面图，用以说明根据一实施例制造金属凸块的中间阶段。
[0011]图8显示在晶片上进行活化处理工艺。
[0012]【主要附图标记说明】
[0013]2?晶片
[0014]10?基板
[0015]14?半导体装置
[0016]12?内连线结构
[0017]28?金属焊盘
[0018]30?保护层
[0019]40?扩散阻挡层
[0020]42?晶种层[0021 ]46?掩模
[0022]45 ?开口
[0023]50?第一金属层
[0024]52?活化处理溶液
[0025]54?第二金属层
[0026]60?第三金属层
【具体实施方式】
[0027]本发明的实施例的制造与使用详述如下。应可理解的是，该些实施例所提供的许多发明概念可广泛的应用于各种特定范畴。所述特定实施例仅为举例说明而非以此为限。
[0028]在一实施例中，提供一种形成集成电路的新颖工艺。制造该实施例的中间阶段如图所示。本发明中讨论了不同的实施例。在不同的图示及实施例中，将使用类似的元件符号来表示类似的元件。
[0029]参照图1，提供包括基板10的晶片2。基板10可为半导体基板如硅块材基板，但也可包括其他半导体材料如锗硅、碳化硅、砷化镓等。可在基板10的表面形成半导体装置14如晶体管。在基板10上形成内连线结构12，该内连线结构包括在其中形成金属线及导孔(metal lines and vias)(未显示)，且金属线及导孔与半导体装置14接连。形成金属线及导孔的材料可为铜或铜合金，且可借熟知的镶嵌工艺(damascene process)形成该金属线及导孔。内连线结构12可包括层间介电质(inter-layer dielectrics, ILDs)以及金属间介电质(inter-metal dielectrics, IMDs)。在另一实施例中，晶片2为中介晶片(interposer wafer)或封装基板，且晶片2中大体没有形成集成电路装置，如:晶体管、电阻器、电容、电感等。在这些实施例中，可以半导体材料或介电质材料如氧化硅来形成基板10。
[0030]在内连线结构12上形成金属焊盘28。金属焊盘28可包括铝、铜(Cu)、银(Ag)、金(Au)、镍(Ni)、钨(W)、前述的合金、以及/或前述的多层结构。金属焊盘28可与半导体装置14电性親接，例如通过下方的内连线结构12。可形成保护层(passivat1n layer) 30以覆盖金属焊盘28的边缘部份。在一实施例中，形成保护层30的材料为聚酰亚胺(polyimide)或其他已知介电质材料如氧化硅、氮化硅及前述的多层结构。
[0031]参照图2，越覆性形成凸块底层金属(under-bump metallurgy, UBM)，该凸块底层金属可包括扩散阻挡层40 (此可为视需要形成)以及晶种层(seed layer)42。扩散阻挡层40可为钛层、氮化钛层、钽层或氮化钽层。晶种层42的材料可包括铜或铜合金，因此之后将称之为铜晶种层42。然而，也可包括其他金属如银、金、铝、以及前述的组合。在一实施例中，以物理气相沉积或是其他可应用的方法形成扩散阻挡层40及铜晶种层42。
[0032]图3显示掩模46的形成，该掩模46例如可由光致抗蚀剂形成。于是，经由掩模46的开口 45暴露出铜晶种层42。而后，如图4所示，将晶片2设置于电镀溶液(未显示)中，在凸块底层金属(UBM) 40/42及开口 45上进行电镀以形成第一金属元件50。电镀可为电子电链(electro-plating)、化学电链(electroless-plating)、浸链(immers1n plating)等。在一实施例中，第一金属层50为铜层或铜合金层。
[00