一种双向瞬态电压抑制器件的制作方法
【技术领域】
[0001]本发明涉及集成电路领域，具体涉及一种基于硅平面工艺的、可用于-5V—+ 5V芯片管脚的双向可控硅结构瞬态电压抑制器件。
【背景技术】
[0002]在电子工业中，静电是影响集成电路(Integrated Circuit, 1C)可靠性的关键因素。静电的积累和放电是集成电路制造、封装、运输、装配和使用各个环节中不可避免的现象。在手持设备、室外应用、地外空间等恶劣环境下，静电的破坏性尤其严重。据统计，静电放电(Electro-Static Discharge, ESD)造成的芯片失效占到了集成电路产品失效总数的38%。因此，静电防护已经成为集成电路可靠性设计需考虑的重要方面。
[0003]瞬态电压抑制器(Transient Voltage Suppressor，TVS)是一种电路板级静电及浪涌防护器件，其常规半导体结构是二极管，因此，TVS也常称为瞬变抑制二极管，一般采用纵向工艺实现。当瞬间高能量脉冲加在TVS器件上时，它能在极短的时间内由高阻态变为低阻态，从而允许大电流从其上通过，并把电压箝制到特定的较低水平，有效保护电子线路板或电子设备不受静电及浪涌的损害。衡量TVS器件静电防护能力的测试标准是IEC61000-4-2国际标准，此标准中包含了接触放电测试和空气放电测试。一般对静电防护有较高要求的电子系统，对TVS器件接触放电能力的要求为8kV，空气放电能力的要求为15kV0
[0004]可控娃器件(Silicon Controlled Rectifier，SCR)是芯片内静电防护的常规器件结构，它与二极管、三极管、场效应晶体管相比，具有单位面积静电泄放效率高、导通电阻小、鲁棒性好、防护级别高的优点，因此，可控硅器件能够基于半导体平面工艺，以较小的面积达成较高的静电防护等级。但是，如图1、图2所示，二极管属于导通型开启特性器件，而SCR为骤回型开启特性器件，在5V以上半导体工艺中，SCR器件的维持电压一般会低于被保护电路的工作电压，造成被保护1C的闩锁。所以，若要将SCR结构替代二极管作为TVS器件，要考虑提高SCR器件的维持电压。
[0005]双向可控硅器件(Bidirect1nal SCR, BSCR)是一种紧凑型ESD防护器件，它能够在正、反两个方向对电压箝位，用于输入/输出(1/0)引脚传输信号高于和低于地电平信号的静电防护。如图3所示，为一种典型的NPNPN型双向SCR剖面图，其等效电路图如图4所示。在阳极上加正的静电脉冲时，BSCR器件中的寄生三极管T2和T3形成静电泄放路径(正向)；在阳极上加负的静电脉冲时，BSCR器件中的寄生三极管T1和T2形成静电泄放路径(反向)，正向和反向路径对称。提高BSCR器件维持电压的常规办法是增大图3所示器件结构中N阱的横向尺寸，但此法会增大器件实现面积。
[0006]静电防护器件设计需要考虑的另一个问题是器件的版图实现形式。叉指状版图是片上静电防护器件的常规版图形式。不过，叉指状器件常常因为电流泄放不均匀而造成ESD防护器件过早失效，器件潜在静电防护能力未能完全发挥，进而造成器件单位面积上的泄放电流偏小。
[0007]从上述分析可知，BSCR器件作为TVS器件应用时，一方面要提高其维持电压，另一方面是要解决器件的非均匀泄放问题，以期在一定的面积下达到泄电流极大值。
【发明内容】
[0008]本发明解决的问题是提供一种双向瞬态电压抑制器件，该双向瞬态电压抑制器件具有高的维持电压、高的单位面积静电泄放电流和可片上集成的优点，不但可作为分立瞬态电压抑制器件用于电路板级的静电和瞬态过压防护，也可作为芯片内集成的静电防护器件用于芯片10的静电防护。
[0009]为达到上述目的，本发明采用的技术方案是:一种双向瞬态电压抑制器件，包括P型衬底，所述P型衬底内设有N型深阱，所述N型深阱内设有对称的第一 P阱和第二 P阱，第一 P阱和第二 P阱之间设有第一 N阱；第一 P阱内从左到右依次设有第一 P+注入区、第一N+注入区、第二 N阱、第二 N+注入区，第二 N+注入区横跨第一 P阱和第一 N阱的交界处；第二 P阱内从左到右依次设有第三N+注入区、第三N阱、第四N+注入区、第五P+注入区，第三N+注入区横跨第二 P阱和第一 N阱的交界处；所述第一 P+注入区与第一 N+注入区连接阳极，第四N+注入区和第二 P+注入区连接阴极。
[0010]优选地，所述第二 N阱左侧与第二 N+注入区左侧齐平。
[0011 ] 优选地，所述第三N阱右侧与第三N+注入区右侧齐平。
[0012]优选地，第二 N阱和第三N阱的横向宽度为5V硅平面工艺最小设计规则。
[0013]本发明的双向瞬态电压抑制器件在不增加工艺层次、不增大器件面积的情况下，提高了器件的维持电压；从器件实现版图角度提高了器件单位面积静电泄放能力；器件使用硅平面工艺制作，可与被保护电路一起集成。
【附图说明】
[0014]图1为典型静电防护器件IV导通型曲线；
图2为典型静电防护器件IV骤回型曲线；
图3为现有NPNPN型双向可控硅器件剖面图；
图4为现有NPNPN型双向可控硅器件等效电路图；
图5为本发明的双向瞬态电压抑制器件剖面图；
图6为使用本发明的双向瞬态电压抑制器件结构的正方形瞬态电压抑制器件版图示意图；
图7为使用本发明的双向瞬态电压抑制器件结构的环压焊块正方形瞬态电压抑制器件版图不意图。
【具体实施方式】
[0015]如图5所示，本发明的双向瞬态电压抑制器件包括五层，其中底层为P型衬底100 ;第二层为设置在P型衬底100上的N型深阱200 ;第三层为形成于N型深阱200上的第一 P阱301、第二 P阱302 ;第四层为形成于N型深阱上的第一 N阱402，形成于P阱301中的第二N阱401，形成于P阱302中的第三N阱403 ;第五层为六个重掺杂区:第一 P阱301内，从左到右依次为第一 P+注入区501、第一 N+注入区502、第二 N+注入区503，其中，第二 N+注入区503横跨第一 P阱301和N阱401，第二 N+注入区503左边界与第二 N阱401左边界齐平；第二 P阱302内，从左到右依次设有第三N+注入区504、第四N+注入区505、第二P+注入区506，其中，第三N+注入区504横跨第二 P阱302和N型阱401，第三N+注入区504右边界与第三N阱403右边界齐平。
[0016]第一 P+注入区501和第一 N+注入区502均作为电学阳极，第四N+注入区505和第二 P+注入区506均作为电学阴极。
[