具备亚阈值势垒的hemt外延结构的制作方法
【技术领域】
[0001]本发明涉及半导体器件技术领域，特别是涉及一种具备亚阈值势皇的HEMT外延结构。
【背景技术】
[0002]硅基芯片经历几十年发展，Si基CMOS器件尺寸不断缩小，其频率性能却不断提高，当特征尺寸达到25nm时，其fT可达490GHz。但Si材料的Johnson优值仅为0.5THzV,而尺寸的缩小使Si基CMOS器件的击穿电压远小于IV，这极大地限制了硅基芯片在超高速数字领域的应用。
[0003]近年来，人们不断地寻找Si材料的替代品，由于宽禁带半导体氮化镓(GaN)材料具有超高的Johnson优值(可达到5THzV)，其器件沟道尺寸达到10nm量级时，击穿电压仍能保持在10V左右，因此，GaN材料已逐渐引起国内外广泛的重视。随着，GaN材料在要求高转换效率和精确阈值控制、宽带、大动态范围的电路(如超宽带ADC、DAC)数字电子领域具有广阔和特殊的应用前景，GaN基逻辑器件已成为近几年超高速半导体领域研究的热点，正成为Si基CMOS高速电路在数模和射频电路领域的后续发展中的有力竞争者，是国家重点支持的尖端技术，堪称信息产业的“心脏”。
[0004]目前，基于GaN的HEMT逻辑器件的加工尺度已进入了 GaN纳电子的范畴，fT已达到190GHz，正向着300GHz到500GHz进军。但是，一方面，由于常规GaN器件受限于AlGaN势皇的“内在应力”和“表面耗尽效应”，其AlGaN势皇极限厚度无法突破18nm，不能满足毫米波应用器件等比例缩小的要求，阻碍了其向毫米波段超高速数字电路方向的发展；另一方面，对于这些传统器件结构本身而言，其中势皇引起的大栅流和电流崩塌是阻碍器件性能提高和实际应用的主要瓶颈。因此，目前的GaN器件还不能实现毫米波段的应用。
【发明内容】
[0005]本发明主要解决的技术问题是提供一种具备亚阈值势皇的HEMT外延结构，能够实现毫米波段的应用。
[0006]为解决上述技术问题，本发明采用的一个技术方案是:提供一种具备亚阈值势皇的HEMT外延结构，包括由下至上依次形成的Si衬底、SiN/AIN成核层、GaN缓冲层和外延层，所述GaN缓冲层用于吸收所述Si衬底与所述外延层之间因晶格失配产生的应力，所述外延层包括由下至上依次形成的AlN/GaN超晶格隔离层、GaN掺杂层、GaN沟道层、A1N势皇层和GaN帽层，所述GaN掺杂层中的掺杂物为Mg。
[0007]优选地，所述SiN/AIN成核层、GaN缓冲层、AlN/GaN超晶格隔离层、GaN掺杂层、GaN沟道层、A1N势皇层和GaN帽层均采用M0CVD工艺生长。
[0008]优选地，所述SiN/AIN成核层的厚度均为400-800nm。
[0009]优选地，所述GaN缓冲层的厚度为l_2um。
[0010]优选地，所述AlN/GaN超晶格隔离层用于对所述GaN缓冲层的应力进行调节。
[0011]优选地，所述GaN沟道层用于在低场下为二维电子气提供导电沟道。
[0012]优选地，所述A1N势皇层用于使所述GaN掺杂层提供的自由电子向所述GaN沟道层内转移，所述A1N势皇层的厚度为1.5nm。
[0013]优选地，所述GaN帽层的厚度为l_3nm0
[0014]区别于现有技术的情况，本发明的有益效果是:
[0015]1.有利于大幅度降低高速GaN HEMT器件的成本，并且可与常规的Si基CMOS器件无缝契合，实现大规模化应用的射频与数字的集成。
[0016]2.可有效地解决常规AlGaN势皇GaN器件遇到的“内在应力”和“表面耗尽效应”，明显改善常规GaN器件的大栅流和电流崩塌现象，提高器件可靠性。
[0017]3.可极大地减小GaN器件的漏电流，提升器件效率。
[0018]4.通过AlN/GaN超晶格隔离层隔离Si衬底和GaN沟道层，可以有效改善Si基衬底和GaN体系之间的晶格失配问题，增加了器件的二维电子气，提高器件可靠性。
【附图说明】
[0019]图1是本发明实施例具备亚阈值势皇的HEMT外延结构的示意图。
【具体实施方式】
[0020]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0021]参见图1，是本发明实施例具备亚阈值势皇的HEMT外延结构的示意图。本实施例的具备亚阈值势皇的HEMT外延结构包括由下至上依次形成的Si衬底1、SiN/AIN成核层2、GaN缓冲层3和外延层，GaN缓冲层4用于吸收Si衬底1与外延层之间因晶格失配产生的应力，外延层包括由下至上依次形成的AlN/GaN超晶格隔离层4、GaN掺杂层5、GaN沟道层6、A1N势皇层7和GaN帽层8，GaN掺杂层5中的掺杂物为Mg。在本实施例中，SiN/AIN成核层2、GaN缓冲层3、AlN/GaN超晶格隔离层4、GaN掺杂层5、GaN沟道层6、A1N势皇层7 和 GaN 帽层 8 均米用 MOCVD (Metal-organic Chemical Vapor Deposit1n，金属有机化合物沉积工艺)生长。
[0022]其中，Si衬底1主要起支撑作用。可选地，Si衬底1采用高电阻率Si材料。
[0023]SiN/AIN成核层2的厚度均为400-800nm。SiN/AIN成核层2用于吸收Si衬底1与其它层之间因为晶格失配产生的应力，避免产生晶格驰豫。
[0024]GaN缓冲层3的厚度为l_2um。GaN缓冲层3用于吸收Si衬底1与其它层之间因为晶格失配产生的应力。
[0025]AlN/GaN超晶格隔尚层4用于对GaN缓冲层3的应力进彳丁调节，避免晶格她豫。AlN/GaN超晶格隔离层4可以做到很薄，形成超薄亚阈值势皇，可有效地解决常规AlGaN势皇GaN器件遇到的“内在应力”和“表面耗尽效应”，明显改善常规GaN器件的大栅流和电流崩塌现象，提高器件可靠性。
[0026]GaN掺杂层5由于进行了 Mg掺杂，可以极大地减小器件的漏电流，提升器件效率。
[0027]GaN沟道层6用于在低场下为二维电子气提供导电沟道。
[0028]A1N势皇层7用于使GaN掺杂层5提供的自由电子向GaN沟道层6内转移，A1N势皇层7的厚度为1.5nm。
[0029]GaN帽层8的厚度为l_3nm。
[0030]本发明实施例的具备亚阈值势皇的HEMT外延结构由于采用AlN/GaN超晶格结构形成亚阈值势皇，可以提升器件的性能，大幅度降低成本，还可与Si基CMOS高速逻辑电路器件工艺兼容，在数模和RF电路应用中拥有巨大的潜力，适用于毫米波段领域。
[0031]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1.一种具备亚阈值势皇的HEMT外延结构，其特征在于，包括由下至上依次形成的Si衬底、SiN/AIN成核层、GaN缓冲层和外延层，所述GaN缓冲层用于吸收所述Si衬底与所述外延层之间因晶格失配产生的应力，所述外延层包括由下至上依次形成的AlN/GaN超晶格隔离层、GaN掺杂层、GaN沟道层、A1N势皇层和GaN帽层，所述GaN掺杂层中的掺杂物为Mg。2.根据权利要求1所述的具备亚阈值势皇的HEMT外延结构，其特征在于，所述SiN/A1N成核层、GaN缓冲层、AlN/GaN超晶格隔离层、GaN掺杂层、GaN沟道层、A1N势皇层和GaN帽层均采用金属有机化合物沉积MOCVD工艺生长。3.根据权利要求1或2所述的具备亚阈值势皇的HEMT外延结构，其特征在于，所述SiN/AIN成核层的厚度均为400-800nm。4.根据权利要求1或2所述所述的具备亚阈值势皇的HEMT外延结构，其特征在于，所述GaN缓冲层的厚度为l-2um。5.根据权利要求1或2所述的具备亚阈值势皇的HEMT外延结构，其特征在于，所述AlN/GaN超晶格隔离层用于对所述GaN缓冲层的应力进行调节。6.根据权利要求1或2所述的具备亚阈值势皇的HEMT外延结构，其特征在于，所述GaN沟道层用于在低场下为二维电子气提供导电沟道。7.根据权利要求1或2所述的具备亚阈值势皇的HEMT外延结构，其特征在于，所述A1N势皇层用于使所述GaN掺杂层提供的自由电子向所述GaN沟道层内转移，所述A1N势皇层的厚度为1.5nm。8.根据权利要求1或2所述的具备亚阈值势皇的HEMT外延结构，其特征在于，所述GaN帽层的厚度为l_3nm。
【专利摘要】本发明提供了一种具备亚阈值势垒的HEMT外延结构。其包括由下至上依次形成的Si衬底、SiN/AlN成核层、GaN缓冲层和外延层，GaN缓冲层用于吸收Si衬底与外延层之间因晶格失配产生的应力，外延层包括由下至上依次形成的AlN/GaN超晶格隔离层、GaN掺杂层、GaN沟道层、AlN势垒层和GaN帽层，GaN掺杂层中的掺杂物为Mg。本发明能够实现毫米波段的应用。
【IPC分类】H01L21/02, H01L29/06, H01L29/205, H01L29/778
【公开号】CN105374870
【申请号】CN201510813225
【发明人】黎明
【申请人】成都嘉石科技有限公司
【公开日】2016年3月2日
【申请日】2015年11月20日