使用单片三维（3d）集成电路（ic）（3dic）技术完成片上系统（soc）的制作方法
【专利说明】使用单片三维（3D)集成电路（1C) (3DIC)技术完成片上系 统（SOC)
[0001 ] 优先权申请
[0002] 本申请请求于2013年7月16日提交的、并且名称为"COMPLETE SYSTEM-ON-CHIP(SOC)USING MONOLITHIC THREE DIMENSIONAL(3D)INTERGRATED CIRCUIT(IC) (3DIC)TECHNOLOGY"、序列号61/846, 648的美国临时专利申请的优先权，通过 引用将其全部内容并入本文。
[0003] 本申请还请求于2013年8月29日提交的、并且名称为"COMPLETE SYSTEM-ON-CHIP(SOC)USING MONOLITHIC THREE DIMENSIONAL(3D)INTERGRATED CIRCUIT (IC) (3DIC) TECHNOLOGY"、序列号14/013,399的美国专利申请的优先权，通过引用 将其全部内容并入本文。
技术领域
[0004] 本公开内容的技术总体上涉及片上系统（S0C)集成电路（1C)。
【背景技术】
[0005] 移动通信设备在当前社会中已经变得常见。这些移动设备的流行部分地受到现在 在这些设备上实现的许多功能的推动。对这些功能的需求增加了处理能力要求并产生了对 较强劲的电池的需要。在移动通信设备的壳体的有限空间内，电池与处理电路竞争。有限 的空间对部件的持续小型化和电路内的功率消耗造成了压力。尽管小型化已经在移动通信 设备的集成电路（1C)中具有特别的关注，但在其它设备中的1C的小型化上的努力也已经 推进。
[0006] 已经对使数字部件小型化并将越来越多的数字功能挤压进单个集成电路（1C)中 作出了越来越多的努力。然而，迄今为止，已经证明了在单个1C内包括模拟和数字部件两 者是困难的，举例来说，例如当设计用于蜂窝电话或其它移动通信设备的射频（RF)收发机 和信号处理元件时。类似地，即使在数字/模拟核心的相同侧内，将具有不同的物理要求的 部件并入到单个1C内有时候也是困难的。例如，具有高速度要求的元件可能难以集成到与 要求低漏电流的元件相同的芯片中。将这些元件合并到单个芯片中的这种困难已经使得片 上系统（S0C)的解决方案不现实。在大多数器件中，创建了模拟芯片，并且其电耦合到数字 芯片。耦合需要导电体并导致了严重的面积损失，因为器件内的空间被奉献给这些导电体。 使用用于导电体的这样的空间与总体的小型化目标相冲突。
[0007] 这些相互矛盾的设计标准的一个折中解决方案为管芯叠置设计或其它系统级封 装（SIP)布置。在这些管芯叠置的布置中，数字管芯叠置在模拟管芯上方，或者反之亦然。 然而，使管芯相互耦合仍然花费了空间。类似地，上部管芯通常小于底部管芯，形成类似于 金字塔的形状。尽管存在具有多达三个管芯彼此叠置的商业实施方式，但这些实施方式并 不具有大量的空间节省。因此，仍然存在真正集成的S0C的需要。
【发明内容】
【具体实施方式】 [0008] 中公开的实施例包括使用单片三维（3D)集成电路（IC) (3DIC)集成 技术来完成片上系统的解决方案。本公开内容包括对单片3DIC内的层和所伴随的可能在 层级之间穿过单片层级间过孔（MIV)的短的互连件进行定制来创建"芯片上的系统"或"片 上系统"（都被称为（S0C))的能力的示例。具体来说，3DIC的不同层级被构建为支持不同 的功能性并遵守不同的设计标准。因此，3DIC可具有一个或多个模拟层、数字层、具有较高 电压阈值的层、具有较低漏电流的层、电源层、用于实现需要不同基础材料的部件的不同材 料的层、等等。不像系统级封装（SIP)布置中的叠置的管芯，上层可以与下层尺寸相同，因 为不需要外部的引线连接。通过在单个3DIC内具有大量的层，整个系统可以被提供于单个 1C中并因此提供了 S0C。
[0009] 就这点而言，在一个实施例中，提供了一种单片3DIC系统。所述单片3DIC系统 包括多个层级，所述多个层级被设置为一个层级位于另一个层级的顶部。所述系统还包括 多个功能元件，所述多个功能元件选自由以下各项组成的组：计算、数字处理、模拟处理、射 频（RF)信号处理、模拟/混合信号处理、功率管理、传感器、电源、电池、存储器、数字逻辑单 元、低漏电、低噪声/高增益、时钟、混合逻辑单元、以及时序逻辑单元。所述系统还包括分 布于所述多个层级之中的所述多个功能元件。所述系统还包括多个MIV，所述多个MIV使所 述多个层级电耦合。所述系统还包括提供完整的自容式S0C的所述多个功能元件。
[0010] 在另一个实施例中，公开了一种单片3DIC系统。所述单片3DIC系统包括多个层 级，所述多个层级被设置为一个层级位于另一个层级的顶部。所述系统还包括用于提供多 个功能的单元，所述多个功能选自由以下各项组成的组：计算、数字处理、模拟处理、RF信 号处理、模拟/混合信号处理、功率管理、传感器、电源、电池、存储器、数字逻辑单元、低漏 电、低噪声/高增益、时钟、混合逻辑单元、以及时序逻辑单元。所述系统还包括分布于所述 多个层级之中的用于提供所述多个功能的单元。所述系统还包括用于使所述多个层级电气 地互相耦合的单元。所述系统还包括提供完整的自容式S0C的用于提供多个功能的单元。
[0011] 在另一个实施例中，公开了一种实现3DIC系统的方法。所述方法包括在3DIC内 提供多个层级。所述方法还包括提供跨所述多个层级的多个功能元件。所述方法还包括使 用MIV来使所述多个层级互相耦合。所述方法还包括使用3DIC来提供完整的自容式S0C。
【附图说明】
[0012] 图1是其中使用了集成电路（1C)的传统的移动终端的框图；
[0013] 图2是其中使用了 1C的传统的计算设备的框图；
[0014] 图3A-图3C是创建系统级封装（SIP)的示例性的传统的管芯叠置尝试的透视图；
[0015] 图4是根据本公开内容的示例性实施例的三维（3D)集成电路（IC) (3DIC)片上系 统（S0C)的侧视图；
[0016] 图5是例示了用于设计3DIC S0C的示例性过程的流程图；
[0017] 图6是其中具有3DIC S0C的移动终端的框图；
[0018] 图7是其中具有3DIC S0C的计算设备的框图。
【具体实施方式】
[0019] 现在参照附图，描述了本公开内容的若干示例性实施例。本文中使用了词语"示例 性的"来表示"作为示例、实例、或者例示"。本文中被描述为"示例性"的任何实施例并非必 须被解释为优于其它实施例或比其它实施例有利。
【具体实施方式】 [0020] 中所公开的实施例包括使用单片三维（3D)集成电路（IC) (3DIC)集 成技术来完成片上系统的解决方案。本公开内容包括对单片3DIC内的层和所伴随的可能 在层级之间穿过单片层级间过孔（MIV)的短的互连件进行定制来创建"芯片上的系统"或 "片上系统"（都被称为（S0C))的能力的示例。具体来说，3DIC的不同层级被构建为支持不 同的功能性并遵守不同的设计标准。因此，3DIC可具有一个或多个模拟层、数字层、具有较 高电压阈值的层、具有较低漏电流的层、电源层、用于实现需要不同基础材料的部件的不同 材料的层、等等。不像系统级封装（SIP)布置中的叠置的管芯，上层可以与下层是相同尺寸 的，因为不需要外部的引线连接。通过在单个3DIC内具有大量的层，整个系统可以被提供 于单个1C中并因此提供了 S0C。
[0021] 在讨论本公开内容的细节之前，提供了对可能受益于本文中提出的S0C改进的传 统设备的简单描述。就这点而言，图1和图2例示