自对准的后段工艺切口的制作方法
【技术领域】
[0001]本发明一般是关于半导体制造，更详而言之，是有关于自对准的后段工艺切口。
【背景技术】
[0002]随着半导体行业引入具有更高性能及更强功能的新世代集成电路(1C)，那些集成电路中的组件密度增加许多，而个别部件或组件之间的尺寸、大小和间距则缩小。这些具有更小尺寸的几何形状的装置正在创造新的制造挑战。在典型的集成电路中，可能有许多金属化层和互连通道层形成在后段工艺(back end of line ；BE0L)互连结构中。该后段互连结构连接各种装置(例如晶体管和电容器等等)以形成功能电路。在制造过程中，有必要形成金属线之间的连接及切口以创造所需的连通性。当临界尺寸持续收缩，这可以是有挑战性的。因此，期望有改进来解决上述问题。
【发明内容】
[0003]本发明的实施例提供一种用于在后段工艺结构中的自对准金属切口的方法。牺牲Mx+1线形成在金属Mx线上方。间隔件形成在各个牺牲Mx+1线上。在该间隔件之间的间隙是用来决定该Mx金属线的切口的位置和厚度。这确保该Mx金属线切口不会超出互连该Mx和Mx+1层的通道。它也允许用于减少通道包围规则的限制，其能够增加电流密度。
[0004]在第一方面中，本发明的实施例提供一种形成半导体结构的方法，包括:在介电层中形成多个Mx金属线；在该多个Mx金属线上方沉积帽层；在蚀刻停止层上形成多个牺牲Mx+1线；相邻于各个该多个牺牲Mx+1线形成间隔件；在该多个牺牲Mx+1线上方沉积第一抗蚀层；在该第一抗蚀层中对应线切口的位置形成开口，该线切口是用于该多个Mx金属线中的至少一个Mx金属线；在对应该线切口的该位置去除该帽层；以及进行金属蚀刻以切割该多个Mx金属线中的该至少一个Mx金属线。
[0005]在第二方面中，本发明实施例提供一种形成半导体结构的方法，包括:在介电层中形成多个Mx金属线；在该多个Mx金属线上方沉积帽层；在该介电层和该帽层上沉积蚀刻停止层；在该蚀刻停止层上形成多个牺牲Mx+1线；相邻于各个该多个牺牲Mx+1线形成间隔件；去除该蚀刻停止层设置在相邻的牺牲Mx+1线的间隔件之间的部分；在该多个牺牲Mx+1线上方沉积第一抗蚀层；在该第一抗蚀层中对应线切口的位置形成开口，该线切口是用于该多个Mx金属线中的至少一个Mx金属线；在该帽层上对应该线切口的该位置进行等向性蚀刻；以及进行非等向性金属蚀刻以切割该多个Mx金属线中的该至少一个Mx金属线。
[0006]在第三方面中，本发明实施例提供一种半导体结构，包括:多个Mx铜线，设置在介电层中；帽层，设置在该多个Mx铜线上方；多个Mx+1铜线，形成在该介电层中，且与该多个Mx+1线相垂直；以及通道，连接该多个Mx+1铜线的其中一个与该多个Mx铜线的其中一个，其中，该通道是设置在多个Mx铜线的该其中一个的一端算起的线宽度内。
【附图说明】
[0007]附图是包含在说明书中并构成本说明书的一部分，显示出本发明教示的几个实施例，并且一起用于解释本发明教示的原理。
[0008]这些图中的某些组件可以忽略，或是不按比例示出，这是为了说明的清楚起见。这些剖视图可以用”部分”或”近看”的剖视图形式，省略某些会在”真实”剖视图中见到的背景线条，这是为了清楚说明。
[0009]通常，相似的组件可以在各附图中以相似的符号提起，在此情况下，通常最后两个有效数字是相同的，最大有效数字作为该附图的图号。此外，为清楚起见，在某些图中的某些符号可以忽略。
[0010]图1是本发明实施例起点的半导体结构。
[0011]图2是随后进行凹陷该Mx金属线的工艺步骤之后的半导体结构。
[0012]图3是随后进行沉积帽层于该金属线上的工艺步骤之后的半导体结构。
[0013]图4是随后进行沉积蚀刻停止层于该半导体上方的工艺步骤之后的半导体结构。
[0014]图5是随后进行沉积牺牲层于该半导体结构上方的的工艺步骤之后的半导体结构。
[0015]图6是随后进行图案化抗蚀层于该半导体结构上的工艺步骤之后的半导体结构。
[0016]图7是随后形成虚设Mx+1线于该半导体结构上的工艺步骤之后的半导体结构。
[0017]图8是随后沉积间隔层于该半导体结构上的工艺步骤之后的半导体结构。
[0018]图9是随后于该半导体结构上凹陷该间隔层的工艺步骤之后的半导体结构。
[0019]图10是图9的间隔层的详视图。
[0020]图11是去除该蚀刻停止层之后的半导体结构。
[0021]图12A和12B是随后沉积和图案化抗蚀层于该半导体结构上的工艺步骤之后的半导体结构。
[0022]图13是随后进行金属线切割的工艺步骤之后的半导体结构细节。
[0023]图14是随后去除该抗蚀层的工艺步骤之后的半导体结构细节。
[0024]图15A、15B和15C显示了随后沉积另外的介电材料和平坦化的工艺步骤之后的半导体结构视角。
[0025]图16是随后去除该虚设Mx+1线视图之后的半导体结构。
[0026]图17是随后去除该蚀刻停止层的工艺步骤之后的半导体结构。
[0027]图18是随后进行沉积和图案化抗蚀层于该半导体结构上的工艺步骤之后的半导体结构。
[0028]图19是随后形成通道孔于所选择的Mx线上方的工艺步骤之后的半导体结构。
[0029]图20是随后形成Mx+1线的工艺步骤之后的半导体结构。
[0030]图21是图20的结构的剖视图。
[0031]图22是图21的详视图。
[0032]图23是显示替代实施例的侧视图。
[0033]图24是图23的结构的俯视图。
[0034]图25是随后去除该金属线的帽的工艺步骤之后的侧视图。
[0035]图26是图25的结构的俯视图。
[0036]图27是随后去除金属线的工艺步骤之后的侧视图。
[0037]图28是图27的结构的俯视图。
[0038]图29是包含间隔线的替代实施例的俯视图。
[0039]图30是图29的结构的俯视图。
[0040]图31是表不本发明实施例的处理步骤的流程图。
【具体实施方式】
[0041]示例性实施例现在将参照示例性实施例所示出的附图更为详细地描述出。应当理解本发明可以许多不同形式实施而不应被视为是限于本文所述的实施例。相反的，提供这些示例性实施例使得本发明将彻底且完整的公开，并且将全面地传达本发明的范围给那些本领域技术人员。
[0042]本文所用的术语仅是为了描述具体实施例，并非意在限制本发明。例如，如本文所使用的单数形式“一”、“一个”和“该”是意在包括多个形式，除非上下文另外明确指出。此外，使用的术语“一”、“一个”等，不表示对数量的限制，而是表示所引用项目的至少一个的存在。将进一步理解的是，术语“包括”和/或“包含”当在本说明书中使用时，是指定所述特征、区域、整体、步骤、操作、组件和/或部件，但不排除存在或添加一或多个其它征、区域、整体、步骤、操作、组件、部件和/或其组合。
[0043]贯穿本说明书中对“ 一个实施例”、“实施例”、“实施方案”、“示例性实施方案”中，或类似语言的参考意味着一个特定特征、结构或与该实施例描述的特征是在包含在本发明的至少一个实施例。因此，“在一个实施方案中”、“在实施例”、“在实施方案中”的短语和类似语言的贯穿本说明书出现可以但不一定都指的是同一实施例。
[0044]术语“覆”或“之上”，“位于”或“设置顶上”，“底层”、“之下”或“下方”意味着第一组件(例如:第一结构，如第一层)，是存在于第二组件(例如:第二结构，如第二层)上，其中中间组件(例如:接口结构，如接口层)，可以是存在于第一组件和第二组件之间。
[0045]图1是在本发明实施例的起始点的半导体结构100。半导体结构100显示具有多个金属线106的后段(back-end-line ；BE0L)线结构，其形成在介电层102中。在实施例中，介电层102可包括S1C (碳氧化硅)。在实施例中，金属线106包括铜。在实施例中，阻挡层104是设置在该金属线表面上。这用于防止金属的扩散。在实施例中，阻挡层104包括钽和/或氮化钽。金属线106被称为Mx线，其中“X”表示特定的金属化层。在金属线106下面的是金属线103。因此，金属线103被称为Mx-Ι金属线。该金属线可用工业标准技术来形成，包括但不限于，阻挡层沉积、金属晶种层沉积、金属电镀过