预切割金属线的制作方法

文档序号:9632565
预切割金属线的制作方法
【技术领域】
[0001]本发明一般是关于半导体制造,更详而言之,是有关于预切金属线。
【背景技术】
[0002]随着半导体装置的制造技术的日渐进步,藉由增加半导体装置的集成密度,制造商已经在芯片上放置越来越大量的组件。因此,设计规则中的临界尺寸(CD)随着该电路密度的增加而逐渐减小。
[0003]为了增加电路密度,有必要减小该半导体装置内部的组件尺寸,以及减小耦合组件在一起的互连件长度和宽度。此外,该互连件的阻抗必须够小以便能通过具有狭窄宽度的互连件,以该半导体装置内的最小能量损失来转换电子信号。
[0004]在典型的集成电路中,可能具有许多金属化层和互连通孔层在后段(BE0L)互连结构中形成。该BE0L互连结构连接各种装置(例如晶体管和电容器..等等)以形成功能电路。在制造过程中,有必要形成金属线的切口和连接以创造出所希望的连接性来实现给定的设计。随着临界尺寸持续收缩,这可以视剧有挑战性的。因此希望有所改善以解决上述问题。

【发明内容】

[0005]本发明的实施例提供一种用于后段制程结构中牺牲金属线的切割的方法。牺牲Mx+1线在金属Mx线上面形成。线切口微影堆栈物沉积且图案化于该牺牲Mx+1线上方,并且形成切穴。该切穴用介电材料填充。选择性蚀刻制程去除该牺牲Mx+1线,保护填充于该切穴中的该介电质。接着藉由在去除该牺牲Mx+1线的地方沉积金属来形成预切金属线。因此,本发明的实施例提供预切金属线,并且不需要进行金属切割。通过避免金属切割的需要,也避免了与金属切割有关的风险。
[0006]第一方面,本发明的实施例提供一种形成半导体结构的方法,包括:在多个金属Mx线上方形成多个牺牲Mx+1线;在该多个牺牲Mx+1线上方沉积介电层;在该多个牺牲Mx+1线的其中一个牺牲Mx+1线中形成切穴;在该切穴中形成介电区;去除该多个牺牲Mx+1线以形成多个Mx+1线穴;以及以金属填充该多个Mx+1线穴以形成多个金属Mx+1线。
[0007]第二方面,本发明的实施例提供一种形成半导体结构的方法,包括:在多个金属Mx线上方形成多个牺牲Mx+1线;在该多个牺牲Mx+1线上方沉积介电层;在该介电层上沉积有机平坦化层;在该有机平坦化层上沉积抗蚀层;在该抗蚀层和有机平坦化层中形成凹穴;去除该抗蚀层;在该有机平坦化层上沉积保形间隔层;在该保形间隔层上进行各向异性蚀刻以形成孔间隔件;在该多个牺牲Mx+1层的其中一个牺牲Mx+1线中形成切穴;在该切穴中形成介电区;去除该多个牺牲Mx+1线以形成多个Mx+1线穴;以及用金属填充该多个Mx+1线穴以形成多个金属Mx+1线。
[0008]第三方面,本发明的实施例提供一种形成半导体结构的方法,包括:在多个金属Mx线上方形成多个牺牲Mx+1线;在该多个牺牲Mx+1线上方沉积介电层;在该多个牺牲Mx+1线的其中一个牺牲Mx+1线中形成切穴;在该切穴中形成介电区;去除该多个牺牲Mx+1线以形成多个Mx+1线穴;沉积通孔切口微影堆栈物;在该通孔切口微影堆栈物中图案化开口 ;形成通孔穴使暴露出该多个金属Mx线的其中一个Mx金属线;去除该通孔切口微影堆栈物;以及用金属填充该多个Mx+1线穴和通孔穴以形成多个金属Mx+1线和通孔。
【附图说明】
[0009]附图是包含在说明书中并构成本说明书的一部分,显示出本发明教示的几个实施例,并且一起用于解释本发明教示的原理。
[0010]这些图中的某些组件可以忽略,或是不按比例示出,这是为了说明的清楚起见。这些剖视图可以用“部分”或“近看”的剖视图形式,省略某些会在“真实”剖视图中见到的背景线条,这是为了清楚说明。
[0011 ] 通常,相似的组件可以在各附图中以相似的符号提起,在此情况下,通常最后两个有效数字是相同的,最大有效数字作为该附图的图号。此外,为清楚起见,在某些图中的某些符号可以忽略。
[0012]图1是本发明实施例起点的半导体结构。
[0013]图2是随后沉积牺牲层的制程步骤之后的半导体结构。
[0014]图3是随后沉积抗蚀层及图案化该抗蚀层的制程步骤之后的半导体结构。
[0015]图4是随后图案化该牺牲层及去除该抗蚀层的制程步骤之后的半导体结构。
[0016]图5是随后沉积介电层于该牺牲Mx+1线上方的制程步骤之后的半导体结构的侧视图。
[0017]图6是随后平坦化该介电层的制程步骤之后的半导体结构的侧视图。
[0018]图7是随后沉积和图案化线切口微影堆栈物的制程步骤之后的半导体结构。
[0019]图8是随后在牺牲Mx+1线中形成切穴的制程步骤之后的半导体结构。
[0020]图9是随后去除该线切口微影堆栈物的制程步骤之后的半导体结构。
[0021]图10是根据本发明实施例,随后去除该抗蚀层的制程步骤之后的半导体结构。
[0022]图11是根据本发明实施例,随后沉积保形间隔层的制程步骤之后的半导体结构。
[0023]图12是根据本发明实施例,随后进行各向异性蚀刻以形成孔间隔件的制程步骤之后的半导体结构。
[0024]图13是根据本发明实施例,随后在牺牲Mx+1线中形成切穴的制程步骤之后的半导体结构。
[0025]图14是随后在该切穴中形成介电区的制程步骤之后的半导体结构。
[0026]图15是随后去除该牺牲Mx+1线的制程步骤之后的半导体结构。
[0027]图16是随后沉积和图案化通孔切口微影堆栈物的制程步骤之后的半导体结构。
[0028]图17是随后形成暴露出Mx金属线的通孔穴的制程步骤之后的半导体结构。
[0029]图18是随后去除该通孔切口微影堆栈物的制程步骤之后的半导体结构。
[0030]图19是随后形成金属Mx+1线的制程步骤之后的半导体结构。
[0031]图20是图19中沿着线B-B’所视的半导体结构。
[0032]图21表示本发明实施例的制程步骤的流程图。
【具体实施方式】
[0033]示例性实施例现在将参照示例性实施例所示出的附图更为详细地描述出。应当理解本发明可以许多不同形式实施而不应被视为是限于本文所述的实施例。相反的,提供这些示例性实施例使得本发明将彻底且完整的公开,并且将全面地传达本发明的范围给那些本领域技术人士。
[0034]本文所用的术语仅是为了描述具体实施例,并非意在限制本发明。例如,如本文所使用的单数形式“一”和“该”是意在包括复数形式,除非上下文另外明确指出。此外,使用的术语“一”等,不表示对数量的限制,而是表示所引用项目的至少一个的存在。将进一步理解的是,术语“包括”或“包含”,当在本说明书中使用时,是指定所述特征、区域、整体、步骤、操作、组件和/或部件,但不排除存在或添加一或多个其它征、区域、整体、步骤、操作、组件、部件和/或其组合。
[0035]贯穿本说明书中对“ 一个实施例”、“实施例”、“实施方案”、“示例性实施方案”中,或类似语言的参考意味着一个特定特征、结构或与该实施例描述的特征是在包含在本发明的至少一个实施例。因此,“在一个实施方案中”、“在实施例”、“在实施方案中”的短语和类似语言的贯穿本说明书出现可以但不一定都指的是同一实施例。
[0036]术语“覆”或“之上”,“位于”或“设置顶上”,“底层”、“之下”或“下方”意味着第一组件,像是第一结构,例如第一层,是出现在第二组件上,像是第二结构,例如第二层,其中中间组件,像是接口结构,例如接口层,可以是存在于第一组件和第二组件之间。
[0037]图1是在本发明实施例的起始点的半导体结构100。半导体结构100显示一个具有
再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1