多个金属线106的后段(BE0L)线路结构，形成在介电层102中。在实施例中，介电层102可包括S1C(碳氧化硅)。在实施例中，金属线106包括铜。在实施例中，各个金属线106被阻挡层104包围在侧面与底部。这用于防止金属扩散。在实施例中，阻挡层104包括钽和/或氮化钽。帽层105可以沉积在金属线106的顶部上。在实施例中，帽层105可包括SiN(氮化娃)。金属线106被称为Mx线，其中“X”表示特定的金属化水平(particularmetallizat1n level)。在金属线106下面是金属线103。因此，金属线103被称为Mx_l金属线。该金属线可以用工业级标准的技术来形成，包括但不限于，阻挡层沉积、金属晶种层沉积和金属电镀制程，紧接着是平坦化制程。在实施例中，蚀刻停止层110沉积在介电层102上方，覆盖金属线106。在实施例中，蚀刻停止层110包括氧化铝(A1203)。
[0038]图2是随后沉积牺牲层112于该半导体结构上方的制程步骤之后的半导体结构100。牺牲层112沉积在蚀刻停止层110上。在实施例中，牺牲层112可包括SiN，并且可以用等离子增强化学气相沉积(PECVD)来进行沉积。非晶硅也可以做为牺牲材料。
[0039]图3是随后沉积和图案化抗蚀层(微影堆栈物)114因而形成图案化微影堆栈物的制程步骤之后的半导体结构100，。该图案化可用工业级标准的微影方法，包括但不限于，自对准双图案化(SADP)，或是自对准四图案化(SAQP)来完成。
[0040]图4是随后图案化该牺牲层和去除该抗蚀层的制程步骤之后的半导体结构100。这会在该半导体结构上形成牺牲“虚设(dummy) ”Μχ+l线116。这可藉由各向异性蚀刻图3的牺牲层112而停在蚀刻停止层110上来完成，如此去除该牺牲层未被该图案化抗蚀层覆盖的部分，以形成牺牲“虚设”线116，然后再去除抗蚀层114。在一些实施例中，蚀刻停止层110也可被去除。注意Mx和Μχ+l都显示为在各层级的单向并行线的常规组合，而Mx+1垂直Mx。
[0041]图5是随后沉积介电层118于该牺牲Μχ+l线上方的制程步骤之后的半导体结构100的侧视图，沿着图4的线A-A’所示。在实施例中，介电层118可包括碳氧化硅(S1C)。该介电层可用等离子增强化学气相沉积(PECVD)制程来沉积。在实施例中，由于介电层118的保形特性，空气间隙120可形成在各牺牲线116之间。该空气间隙具有约1的介电常数，且因此可用于改善关于高速信号传播通过BE0L层的电路性能。
[0042]图6是随后平坦化介电层118使得它基本上是与牺牲线116等高的制程步骤之后的半导体结构100的侧视图。在实施例中，该平坦化是采用化学机械抛光(CMP)制程。空气间隙120可在此过程中保留(如图所示)，或在一些实施例中，可以部份打开(图未示出)。
[0043]图7是随后沉积且图案化线切口微影堆栈物122的制程步骤之后的半导体结构100。线切口微影堆栈物122可包括有机平坦化层(0PL)以及随后的光阻层(称为“抗蚀”)。在实施例中，该0PL可包括光敏有机聚合物，其包括光敏材料，当暴露在电磁波(EM)辐射下，会产生化学变化从而能够用显影溶剂除去。例如，该光敏有机聚合物可以是聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、或苯并环丁烯(BCB)。
[0044]多个空隙124被图案化于微影堆栈物122中。空隙124各别暴露在牺牲线116的区域，以及一些介电区118。介电层118和牺牲线116包括不同材料，允许选择性的蚀刻技术去除牺牲线116穿过空隙124暴露出的部分，而不必去除介电区118。因此，各空隙124的位置和尺寸的公差是有弹性的，能够更容易地制造且改善产品良率。
[0045]图8是随后在牺牲Μχ+l线中形成切穴126的制程步骤之后的半导体结构100。如同前述，介电层118和牺牲线116包括不同材料，允许选择性蚀刻技术去除牺牲线116的部分。因此，去除牺牲线116的暴露区域，露出下面的蚀刻停止层110，并且形成切穴126。
[0046]图9是随后去除该线切口微影堆栈物(图7中的122)的制程步骤之后的半导体结构100。该微影堆栈物可以用工业级标准技术来去除，因此揭示出牺牲线116与切穴126在该替代(金属)线被分开位置的图案。
[0047]图10是根据本发明的一替代实施例，随后去除线切口微影堆栈物122的抗蚀层(见图7)，暴露出底层的有机平坦化层(0PL)的制程步骤之后的半导体结构。因此图10从图7得到，但提供额外的制程步骤来进一步控制该切穴的尺寸，如同将在下图中所示出的。空隙124在有机平坦化层128中形成以暴露出区域牺牲线116。
[0048]图11是根据本发明的一替代实施例，随后沉积保形间隔层(conformalspacer) 130的制程步骤之后的半导体结构。在实施例中，保形间隔层130包括碳，并且可经由原子层沉积制程来沉积。在实施例中，该保形间隔层具有约2纳米到约5纳米范围的厚度。在该有机平坦化层中的空隙124上方形成凹部132。
[0049]图12是根据本发明的一替代实施例，随后进行各向异性蚀刻以形成孔间隔件134的制程步骤之后的半导体结构。在实施例中，该各向异性蚀刻可包括反应性离子蚀刻(RIE)制程。该各向异性蚀刻去除该保形间隔层的大部分，除了剩余部分，也就是孔间隔件134。孔间隔件134具有区段厚度D1。在实施例中，D1的范围是从约2纳米到约8纳米。在去除牺牲线116的部分以具有长度D2之前，该孔间隔件进一步限制了该开口，因此能够缩小化切穴。在实施例中，D2可具有约5纳米到30纳米的范围。
[0050]图13是根据本发明的一替代实施例，随后在牺牲Μχ+l线中形成切穴的制程步骤之后的半导体结构。如同前述，介电层118和牺牲线116包括不同材料，允许选择性蚀刻技术去除牺牲线116的部分。然后可以选择性地蚀刻掉该碳间隔件。
[0051]图14是在切穴中形成介电区118A的制程步骤之后的半导体结构。从图14开始，该制程相似于图1到图9所示的实施例，以及图10到图13所示的附加步骤的替代实施例。如图14所示，附加介电材料118A沉积在各切穴中。可接着进行平坦化制程使得介电区118A基本上和牺牲线116及介电区118—样平坦。这可以通过化学机械抛光(CMP)制程和/或各向异性RIE回蚀来完成。介电区118A和介电区118最好是由相同材料制成。因此，在实施例中，介电区118A也可以包括碳氧化硅。
[0052]图15是随后去除该牺牲Μχ+l线的制程步骤之后的半导体结构。这可以采用选择性蚀刻制程来完成，让介电区118和118A维持完整。
[0053]图16是随后沉积且图案化通孔切口微影堆栈物136的制程步骤之后的半导体结构。通孔切口微影堆栈物136可包含有机平坦化层、抗反射层和抗蚀层。使用图案化会在通孔切口微影堆栈物136中形成空隙138。该空隙会在已经去除牺牲线116之处的上方形成，从而揭露出沉积在该金属层下面的垂直向Mx线的帽层105部分。根据给定的设计，理想上在某些位置形成互连邻近金属化层级的通孔。因此，空隙会在希望于Mx线和Μχ+l线之间形成通孔的地方形成。
[0054]图17是随后形成暴露出Mx金属线的切穴的制程步骤之后的半导体结构。该帽层(见图16的105)的区域采用选择性蚀刻制程来去除。例如，若介电层118是碳氧化硅，且帽层105是氮化硅，则可以使用各种选择性蚀刻技术来选择性去除帽层105。本发明的实施例可使用其他材料的介电层和帽层，只要这些材料对彼此的选择性蚀刻是有可能的。
[0055]图18是随后去除该通孔切口微影堆栈物(图17的136)的制程步骤之后