用于选择性超低k孔密封的可流动电介质的制作方法
【技术领域】 本发明总体上设及半导体处理领域，更具体设及用于选择性超低k孔密封的可流动电 介质。
【背景技术】
[0001] 随着集成电路（IC)特征尺寸的减小，增加的电阻和电阻-电容（RC)禪合的问题 抵消了从小器件尺寸得到的任何速度优势，从而限制了器件性能的提高。提高器件性能和 可靠性的方式包括使用高导电性金属（例如，铜），W及采用低电介质常数（低k)材料。
[0002] 低k材料是电介质常数似低于二氧化娃Si〇2的电介质常数化）（即，3. 9)的半导 体等级的绝缘材料。由于越来越先进的技术需求，使用了k小于2. 5的超低k电介质扣LK) 材料。ULK电介质可W通过在低k电介质中并入或形成空隙从而形成多孔电介质材料来获 得。ULK电介质的应用包括后段制程度E0L)层间电介质（ILD)。
【发明内容】
[0003] 本公开的主题的一个方面可W用密封多孔电介质层中的孔的方法来实现。多孔电 介质层可具有外表面和开口通向所述外表面的孔。该方法可W包括：引入气相电介质前体 到处理室中，其中所述电介质前体的分压在所述电介质前体的饱和压W下，从而在所述多 孔电介质层的孔的至少所述开口中选择性地沉积可流动电介质膜。所述可流动电介质膜可 W通过所述孔中的毛细凝聚沉积。
[0004] 在一些实施方式中，所述多孔电介质层包括形成在其中的凹陷区域，使得所述外 表面包括凹陷区域的表面。凹陷区域的实施例包括形成在所述电介质中的通孔和沟槽。从 所述凹陷区域表面凹陷的孔通过所沉积的所述可流动电介质膜密封。可W在所述凹陷区域 没有实质性沉积的情况下执行所述可流动电介质膜的沉积。在某些实施方式中，所述凹陷 区域的底部包括暴露的金属、金属氮化物或金属氧化物表面。在运样的实施方式中，可W在 所述金属、金属氮化物或金属氧化物表面上没有沉积的情况下，执行所述可流动电介质膜 的沉积。
[0005] 在一些实施方式中，所述方法进一步包括在所述凹陷区域表面上形成含金属层。 在一些实施方式中，可W用金属填充所述凹陷区域。
[0006] 可流动电介质膜的实施例包括渗杂的或未渗杂的氧化娃、碳渗杂的氧化娃、氧氮 化娃、和氮化娃材料。在一些实施方式中，所述方法设及将氧化剂引入所述处理室中。在一 些实施方案中，所述方法设及将含氮共反应物引入所述处理室。电介质前体的实施例包括 烷氧基硅烷、烷基硅烷、氨基硅烷。在一些实施方案中，使所述多孔电介质层暴露于所述电 介质前体，从而替换所述多孔电介质层中的键。
[0007] 本公开的主题的一个方面可W用一种方法来实现，所述方法包括：提供多孔的层 间电介质（ILD)层，在所述多孔的层间电介质（ILD)层中形成有暴露金属表面的凹陷区域； 引入在气相电介质前体的饱和压W下的所述气相电介质前体到处理室中，从而在所述多孔 ILD层的孔的至少所述开口中选择性地凝聚所述电介质前体；在所述凹陷区域中形成含金 属的阻挡层；W及用导电材料填充所述沟槽。
[0008] 本公开的主题的一个方面可W实现一种装置，该装置包括：可流动电介质沉积室， 该可流动电介质沉积室被配置成在设置在该可流动电介质沉积室内的工件上沉积可流动 电介质膜；W及控制器，该控制器包括用于W下操作的指令：保持工件溫度在介于-20°C和 l〇〇°C之间；W及将电介质前体和共反应物引入所述沉积室持续5秒或5秒W下的时间段， 从而在所述工件的孔中选择性地沉积可流动电介质膜。所述控制器还可W包括引入气相电 介质前体的饱和压W下的电介质的指令。
[0009] 运些W及其它的方面将在下文参照附图进一步描述。
【附图说明】
[0010] 图1是描绘密封在多孔电介质中的孔的方法的实施例的处理流程图。
[0011] 图2A-2D是示出在后段制程度E0L)处理中孔密封的实施例中的阶段的横截面图。 [001引图3示出了图解金属渗透到层间电介质（ILD)中的机制的实施例的剖面图。
[0013] 图4是描绘根据某些实施方式的密封多孔电介质的孔的方法的处理流程图。
[0014] 图5A-5C是示出在BE化处理中的在孔密封的实施例中的阶段的横截面图。
[0015] 图6是显示关键尺寸-分压沉积曲线的实施例的曲线图的示意图。
[0016] 图7A是说明在超低k扣LK)层中钻的扩散量的图表，该扩散量W具有不同程度的 孔密封的ULK膜的ULK层厚度相对于对照的百分比表示。
[0017] 图7B是示出各种衬底上的可流动氧化物沉积厚度与沉积时间的函数关系曲线 图。
[001引图8A、8B和图9是适于实施本文描述的方法的装置的示意图。
【具体实施方式】
[0019] 在本文中，在半导体器件的后道制程度E0L)处理中的多孔超低电介质常数扣LK) 膜的孔密封的背景下，描述本公开的实现方案。本领域技术人员将认识到，W下的详细描述 只是说明性的，不旨在W任何方式进行限制。受益于本公开的运样的技术人员将容易地联 想到本公开的其他实施例本身。例如，可W使用本文中所公开的方法和装置来实现包括多 孔非电介质膜在内的任何多孔膜的密封。而且，运些方法和装置可W应用于半导体器件的 前道制程（FEOL)处理中或包括显示器器件等的其他类型的器件的制作中。
[0020] 如本文中所使用的术语"半导体器件"指的是形成于半导体衬底上的任何器件或 具有半导体材料的任何器件。在许多情况下，半导体器件参与电子逻辑或存储器，或参与能 量转换。术语"半导体器件"不但将部分地制作的器件（诸如部分地制成的集成电路）包 括在内，而且还将可供出售或安装于特定的装置中的完整的器件包括在内。简而言之，半导 体器件可WW采用本文中所公开的主题的方法或具有本文中所公开的主题的结构的任何 制造状态存在。
[0021] 本文中所公开的方法和装置的实现方案设及使用可流动电介质材料来对多孔电 介质膜进行孔密封。方法设及有条件地使在上面具有暴露的多孔电介质膜的衬底暴露于电 介质前体，W致于可流动电介质材料优先地沉积于多孔电介质材料的孔中。在多孔电介质 膜的表面上或任何暴露的金属表面上未沉积连续膜的情况下，孔能够用所沉积的可流动电 介质材料填充。
[0022] 本文中所描述的方法和装置的实现方案可W具有各种优点。例如，运些方法在孔 内侧会具有优于孔外侧的关于沉积的良好的选择性，并且，如果沉积，则在密封的多孔电介 质上会具有优于金属表面的关于覆盖膜的良好的选择性。运使得能不在暴露的化、Co或 其他金属表面上沉积或也不使暴露的化、Co或其他金属表面改性的情况下进行孔密封，其 中，于暴露的化、Co或其他金属表面上沉积或使暴露的化、Co或其他金属表面改性会导致 不能接受的接触电阻增大。在一些实现方案中，可W在多孔电介质表面上不具有连续改性 层的情况下将孔密封，在多孔电介质表面上具有连续改性层可能导致不能接受的k变化和 阻容（RC)延迟。运些方法还使得能在不损伤附近的多孔电介质表面的情况下进行孔密封。 运样的有意的损伤，在能够将孔堵塞的同时，可能引起不能接受的k变化。
[0023] 将气相反应物引入至沉积室，W使可流动电介质膜沉积。所沉积的可流动电介质 膜通常具有能够提供孔的至少开口的一致的填充的流动特性。术语"所沉积的可流动电介 质膜"指的是任何后沉积处理、致密化、固化或退火之前的可流动电介质膜。所沉积的可流 动电介质膜可W被表征为软果冻状膜、凝胶、溶胶或可流动膜。在一些实施例中，所沉积的 膜是固体而非液体膜，其仅在沉积处理期间为液体且可流动。沉积处理一停止，所沉积的膜 就是固体膜。
[0024] 本文中所描述的可流动电介质沉积方法不限于特定的反应机理；反应机理会设及 吸附反应、水解反应、缩合反应、聚合反应、生成浓缩的气相产物的气相反应、反应之前的一 个或更多反应物的缩合或运些反应的组合。术语"可流动电介质膜"能够包括由气相反应 物形成且在沉积的期间可流动的任何电介质膜，包括已发生反应、干燥或被处理，W致于不 再可流动的膜。
[00巧]图1是描绘根据本公开的实现方案的方法的示例中的操作的处理流程图。在框 102,提供上面具有多孔电介质膜的衬底。多孔电介质膜可W是例如电介质常数为2. 4或更 小的ULK膜。ULK膜的示例包括碳渗杂的氧化物（CDO)膜、沸石膜W及聚合物膜。
[0026] 电介质膜的多孔结构可W是连通的，并且，可W包括通过从电介质基质移除致孔 剂而引入的孔和/或电介质基质所固有的孔。例如，由于将甲基或其他有机基团并入而导 致CDO基质可W具有多孔结构。多孔电介质膜可W包括中孔结构和/或微孔结构。中孔结 构通常指的是孔径为2nm - 50nm，并且，微孔结构指的是孔径小于2nm。在具有连通式多孔 结构的电介质中，至少一些连通孔的尺寸可W在连续体上，其中具有约几埃至约几纳米的 尺寸的微孔与具有约几纳米至约几十纳米的尺寸的中孔连通。虽然运些方法还可W用于将 非连通孔密封并提供光滑的沉积表面，但是可W特别地用于将未密封W提供通过膜的扩散 通路的连通孔密封。
[0027] 在框102中设置的多孔电介质膜可W是蚀刻多孔电介质膜，例如蚀刻层间电介质 (ILD)层。暴露的表面处的多孔结构特性可能不但取决于蚀刻过程，而且还取决于具体的膜 和沉积的方法。
[0028] 图2A示出了第一电介质层203中包括嵌入式金属线201的结构的示例。经蚀刻 的多孔电介质层205覆盖第一电介质层203,任选地覆盖蚀刻停止层211，诸如碳化娃、碳氧 化娃、氮化娃或氮氧化娃蚀刻停止层。在先前的处理中对经蚀刻的多孔电介质层205进行 蚀刻，W定义凹陷207,并且，使金属线201暴露。经蚀刻的多孔电介质层205的暴露的表面 212包括凹陷207的表面。
[0029] 经蚀刻的多孔电介质层205是具有连通式多孔结构的多孔电介质。一部分经蚀刻 的多孔电介质层205的横截面的放大的示意图被描绘。经蚀刻的第二电介质层包括孔210， 孔210是连通的（在横截面的平面内外），并因而在表面212处暴露于环境条件。
[0030] 随后的操作可W包含任选地清洁或处理金属线201的表面、沉积阻挡层W及用导 电材料填充凹陷207。如果孔未被密封，则运些操作中的任何操作都可能导致前体和/或金 属渗透至孔210中，前体和/或金属渗透至孔210中可能导致较低的击穿电压和故障。图 3示出了一种可能的集成处理，该处理可能导致金属渗透至ILD中。首先，在301，示出了图 2A中所描绘的经蚀刻的多孔电介质层205的放大的横截面示意图。由于孔210的存在而导 致经蚀刻的多孔电介质层205的暴露的表面212是不连续的。在303,经蚀刻的多孔电介质 层205包括沉积于暴露的表面212上的物理气相沉积（PVD)氮化粗（TaN)阻挡层213。由 于上面形成有阻挡层213的多孔且不连续的表面212而导致阻挡层213是不连续的。如果 PVD沉积的TaN层被沉积至足够大的厚度，则该层可W是连续的，并提供充分保护，避免于 随后材料渗透至孔中。然而，随着特征尺寸减小，沉积厚阻挡层并不那么理想。结果，阻挡 层沉积可能设及相对较薄的且不连续的TaN子层的PVD沉积，随后是第二阻挡子层的化学 气相沉积（CVD)或原子层沉积（ALD)，从而形成阻挡层。
[0031] 在一些实现方案中，可W通过CVD或ALD于阻挡层上沉积用于随后的金属化的晶 种层。运在305处图示，305示出在TaN阻挡层213上的CVD沉积式钻（Co)晶种层214。因 为TaN阻挡层213是不连续的，所W Co CVD前体能够经由连通孔210而渗透第二电介质膜 205。前体可W发生反应，从而形成Co并允许Co扩散至经蚀刻的多孔电介质层205中。参 见 307。
[0032] 除了图3中所描绘的可能的通道之外，在阻挡层沉积只包含ALD沉积和/或CVD 沉积，或除了不连续的PVD层的沉积之外，还包含ALD沉积和/或CVD沉积的集成方案中， 前体和/或金属会渗透至多孔电介质材料中。而且，如果最终的阻挡层或阻挡/晶种本身 不够厚且不够连续，则随后的形成接触器的铜或其他金属会渗透至多孔电介质层中。如在 下文中进一步讨论的，本文中所公开的方法的实现方案通过将孔密封来防止前体和金属渗 透至经蚀刻的多孔电介质层205中。结果，运些方法使薄阻挡层的集成方案变得简单，而不 损害多孔电介质层的完整性。
[0033] 返回至图1，在提供多孔电介质层之后，在框104,可W执行任选的k恢复操作。针 对含碳的电介质膜的低k恢复操作的示例能够包括暴露于紫外线0JV)福射和/或暴露 于用于修复处理所引起的电介质损伤的化学硅烷化剂。在例如美国专利No. 7851232和 No. 8465991 W及美国专利公布No. 2011/0111533中更详细地讨论低k恢复操作，通过引用 将所有的运些专利并入本文中。如在下文中进一步讨论的，在一些实现方案中，框104可W 与框106的孔密封操作重叠或同时地执行。
[0034] 在框106中，利用可流动的电介质材料来将多孔电介质膜密封。框106通常设及 在例如-20°C至100°C的相对地较低的溫