一种衬底内部的电容集成结构及其制造方法
【技术领域】
[0001]本发明属于硅通孔技术、原子层沉积技术领域，具体涉及一种基于原子层沉积技术的在衬底内部集成电容的结构及其制造方法。
【背景技术】
[0002]以TSV (Through Silicon Via，娃通孔)为基础的 2.5D Interposer 和 3D 1C 集成技术正迅速发展。其中，TSV的加工包括侧壁绝缘层沉积、扩散阻挡层沉积以及种子层沉积等薄膜沉积工艺。具体来讲，侧壁绝缘层实现通孔金属与Si衬底之间的电学隔离，一般采用 PECVD (Plasma-enhanced Chemical Vapor Deposit1n，等离子增强化学气相沉积)沉积Si02的方法，工艺温度低于200°C ;扩散阻挡层阻挡通孔金属(一般是Cu)向Si衬底的扩散，一般采用溅射沉积TiN或者TaN的方法，其中TiN还可以采用M0CVD (Metal-OrganicChemical Vapor Deposit1n，金属有机物化学气相沉积)的方法；种子层保证后续通孔镀铜的完整、无孔洞，一般采用溅射沉积Cu的方法。上述薄膜的均匀一致性和连续完整性对TSV结构的热机械可靠性以及电学性能有重要影响。
[0003]为提高互连密度，TSV尺寸向小孔径和高深宽比发展，这给通孔侧壁薄膜沉积带来困难，尤其是通孔顶部与底部薄膜的沉积速率差异增大，使得薄膜均匀性变差，甚至发生底部沉积薄膜不连续的缺陷。对于小孔径、高深宽比的TSV来讲，ALD (Atomic LayerDeposit1n，原子层沉积)可以实现通孔侧壁均匀一致、连续完整的绝缘层/金属层沉积。
[0004]ALD于20世纪70年代提出，是将物质以单原子膜的形式一层一层地沉积在衬底表面。ALD本质上为CVD技术，但与之不同之处在于ALD交替脉冲式地将反应气体通入到反应腔中。因此，在原子层沉积过程中，新一层原子膜的化学反应直接与前一层相关联，使每步反应只沉积一层原子，为自限制过程。因此，ALD在镀膜均匀性、覆盖率、厚度控制、薄膜组分以及材料质量等方面具有很大的优势。在20世纪末，ALD技术在微电子领域的应用潜力凸显，可制备用以替代Si02的高k介质材料以作为M0S晶体管的栅介质。目前，ALD已经可以实现Si02等氧化物、TiN或TaN等氮化物以及Cu等金属薄膜沉积工艺。
[0005]另外，集成电路系统中包含电阻、电容和电感等分立的无源器件。针对Si衬底，通过光刻、CVD或者PVD等半导体工艺可在衬底表面实现IPD(Integrated Passive Device,集成无源器件)加工，并通过选择材料种类、沉积薄膜厚度以及器件结构等满足对不同精度和电学性能的需求。但是，在衬底表面实现无源器件的集成会占用部分表面空间，限制了功能芯片如存储器芯片和射频芯片等在衬底表面的布局自由，不利于提尚集成度。
【发明内容】
[0006]本发明针对上述问题，提出一种基于ALD技术的在衬底内部集成电容的结构及其制造方法，通过将电容集成在衬底内部以增加衬底表面可利用面积。
[0007]本发明采用的技术方案如下:
[0008]—种衬底内部的电容集成结构，包括衬底，该衬底上设有TSV盲孔，该TSV盲孔从侧壁表面向外依次为隔离层、第一电极层、介质层、第二电极层，在该衬底表面设有第一电极层、第二电极层的引出电极。
[0009]进一步的，所述衬底为Si衬底或者SOI衬底。
[0010]进一步的，所述TSV盲孔的数量为1个、2个或者多个。
[0011]进一步的，所述隔离层、第一电极层、介质层、第二电极层采用ALD技术沉积。
[0012]进一步的，所述隔离层、第一电极层、介质层、第二电极层依次优选为Si02、Al或Cu或 Ta 或 TaN、Si3N4或 S1 2或 HfO 2或 Ta 205、Al 或 Cu 或 Ta 或 TaN。
[0013]—种制备上述SOI衬底内部的电容集成结构的方法，其步骤包括:
[0014]1)在衬底上刻蚀TSV盲孔；
[0015]2)从TSV盲孔底部向两侧进行湿法腐蚀，去除不需要的衬底中的Si02部分，形成横向空腔；
[0016]3)通过ALD工艺技术沉积Si02隔离层；
[0017]4)通过ALD工艺技术沉积第一电极层，并在衬底表面加工第一电极层的引出电极；
[0018]5)通过ALD工艺技术沉积介质层；
[0019]6)通过ALD工艺技术沉积第二电极层，并在衬底表面加工第二电极层的引出电极，至此得到衬底内部的电容集成结构。
[0020]一种制备上述SOI (或Si)衬底内部的电容集成结构的方法，其步骤包括:
[0021]1’ )准备两片衬底，分别为片I及片II ;
[0022]2’)在片I表面进行光刻，并通过湿法腐蚀去除不需要的衬底中的Si02(或Si)部分，形成横向空腔；
[0023]3’ )将片I与片II对准键合；
[0024]4’)在片II上刻蚀TSV通孔至已形成的横向空腔停止；
[0025]5’ )通过ALD工艺技术沉积Si02隔离层；
[0026]6’ )通过ALD工艺技术沉积第一电极层，并在衬底表面加工第一电极层的引出电极；
[0027]7’ )通过ALD工艺技术沉积介质层；
[0028]8’ )通过ALD工艺技术沉积第二电极层，并在衬底表面加工第二电极层的引出电极，至此得到衬底内部的电容集成结构。
[0029]与现有技术相比，本发明的有益效果如下:
[0030]本发明提出了一种在衬底内部的电容集成结构，通过衬底内部横向空腔结构，利用ALD工艺技术实现该结构内侧壁表面薄膜的沉积，进而在衬底内部集成电容。采用ALD工艺技术沉积薄膜，在镀膜均匀性、覆盖率、厚度控制、薄膜组分以及材料质量等方面具有很大的优势。将电容集成在衬底内部，能够增加衬底表面可利用面积，进一步提高集成度。
【附图说明】
[0031]图1是本发明的S0I衬底内部集成电容结构示意图，其中TSV盲孔数为1。
[0032]图2是本发明的S0I衬底内部集成电容结构示意图，其中TSV盲孔数为2。
[0033]图3是本发明的S0I衬底内部集成电容结构示意图，其中TSV盲孔数为3或大于 3。
[0034]图4是SOI衬底的不意图。
[0035]图5是在SOI衬底上刻蚀两个TSV盲孔的示意图。
[0036]图6是从TSV底部去除Si02的示意图。
[0037]图7是沉积Si02隔离层1的示意图。
[0038]图8是制备电容的电极极板a的示意图。
[0039]图9是沉积介质层1的示意图。
[0040]图10是制备电容的电极极板b的示意图。
[0041]图11是通过一次光刻去除片I表面特定位置处的Si02的示意图。
[0042]图12是片I和片II键合后的不意图。
[0043]图13是在片II上刻蚀两个TSV通孔的示意图。
[0044]图14是通过一次光刻去除片I’表面特定位置处的Si的示意图。
[0045]图15是片I’和片II’键合后的不意图。
[0046]图16是在片II’上刻蚀两个TSV通孔的示意图。
[0047]图17是沉积Si02隔离层1的示意图。
[0048]图18是制备电容的电极极板a及引出电极1’的示意图。
[0049]图19是沉积介质层1的示意图。
[0050]图20是制备电容的电极极板b及引出电极2’的示意图。
[0051]备注:为了体现出示意图中的各个部分，图中各部分尺寸比例与实际比例并不一致。
【具体实施