具有负载电流汇流导轨的低电感的电路装置的制造方法
【技术领域】
[0001] 本发明设及一种电路装置，其中并联连接有两个或者多个半导体忍片，W便能够 处理更高的负载电流。该并联电路此外通常通过一个或者多个键合线来实现，运些键合线 完全地或者基本上（例如导轨支撑点，其位于相邻的半导体忍片之间并且键合至键合线） 可选地从忍片上侧引至忍片上侧。负载电流的快速变化一-例如如其在开关过程之中所出 现的一-能够由于不可避免的键合线和并联连接的半导体忍片的其他电气连接导体的电 感而导致不期望的高的感应电压。运一点尤其是在当较大数量的半导体忍片并联连接时能 够出现。例如，基于半导体基底材料碳化娃（SiC)或氮化嫁（GaN)的半导体忍片通常W较 小的忍片底面来加W制造，W便避免产量损失。运将引起W下后果，即为了达到该电路装置 的期望的载流能力而必须并联连接有较大数量的同步地加W驱动的半导体忍片，因为半导 体忍片的载流能力随着忍片底面的降低而下降（在相同的或者相似的忍片构造时）。通常 来说多个忍片和所属的连接导线的装置将会引起高的漏电感并且并联电路的半导体忍片 的不对称的运行在运种意义上意味着该并联电路的不同的半导体忍片的负载电流的显著 的区别。
【背景技术】
[0002] 保持运样的并联电路的较小的电感的传统的措施在于W-排的方式来设置该并 联连接的半导体忍片，该排垂直于该电路装置的主电流方向地加W走向。在较小的半导体 忍片（小于或者等于40mm 2、小于或者等于25mm2、小于或者等于IOmm2)的情况下为了达到 较大的电流强度（例如400A至3000A或者更高）而需要非常高的数量的待并联连接的半 导体忍片，例如IGBT，它们并联连接并且W相同的开关状态同时地加W运行。在具有并联连 接的IGBT的该示例之中至该IGBT的续流二极管并不被视作"与该IGBT并联连接"，因为其 并未与IGBT同时W相同的开关状态加W驱动。如果人员将所有待并联连接的半导体忍片 W-排来加W设置，那么将会导致具有极端大的宽度的非常短的功率半导体模块，运然而 并不总是有吸引力的，因为运将会损坏该装置的几何的边界条件。
【发明内容】
[0003] 本发明的任务在于提供一种电路装置，其尤其为了具有可靠的每个半导体忍片约 15A至40A的电流强度的更小的半导体忍片而具有多个半导体忍片的低电感的并联电路， 该并联电路具有可接受的流经该电路装置的负载电流在单个的半导体忍片之上的均匀分 布。
[0004] 该任务将通过依据专利权利要求1的电路装置或者通过依据专利权利要求24的 电路装置来加W解决。本发明的设计方案和改进方案为从属权利要求的主题。
[0005] 第一方面设及一种电路装置，其具有数量为至少两个的半导体忍片，所述半导体 忍片被相继地设置为一排，所述一排W第一横向方向加W延伸。每个半导体忍片具有半导 体主体W及第一负载连接端和第二负载连接端。所有的半导体忍片的多个第一负载连接端 导电地相互连接并且所有的半导体忍片的多个第二负载连接端导电地相互连接。此外，该 电路装置具有第一负载电流汇流导轨。用于所述半导体忍片中的每个的、具有第一连接位 置和第二连接位置的至少一个电连接导体，在所述第一连接位置处所设及的连接导体与所 述第一负载连接端导电连接，在所述第二连接位置处所设及的连接导体与所述第一负载电 流汇流导轨导电连接。所述电路装置的外部连接端与所述第一负载电流汇流导轨导电连 接。其中有：对于每个第一和第二半导体忍片，其第二连接位置沿着所述第一负载电流汇流 导轨形成直接相邻的所有第二连接位置并且如此地相互加W设置，使得所述半导体忍片中 的第一半导体忍片的第二连接位置沿着所述第一负载电流汇流导轨位于在所述半导体忍 片中的所述第二半导体忍片的所述第二连接位置和所述外部的连接端之间，所有的连接导 体的总电感为所述第一负载电流汇流导轨（71)的在所述半导体忍片中的第一半导体忍片 的第二连接位置和所述半导体忍片中的所述第二半导体忍片的所述第二连接位置之间所 构造的分段所具有的电感的至少两倍，通过所述所有的连接导体，所述半导体忍片中的所 述第二半导体忍片的所述第一负载连接端连接至所述第一负载电流汇流导轨。
[0006] 第二方面设及一种第一电路装置和一种第二电路装置，它们分别根据依据第一方 面所述的电路装置地加W构造。所述第一电路装置的所述半导体忍片的第一负载连接端与 所述第二电路装置的所述半导体忍片的所述第二负载连接端持续地导电连接。由此能够例 如实现低电感的桥式电路。
[0007] 在传统的电路装置之中通过并联连接的半导体忍片的负载电流完全地或者基本 上通过一个或者多个串联连接的键合线而加W汇流，其自然具有较高的电感，而在本发明 之中通过第一负载电流汇流导轨来汇流负载电流，在该第一负载电流汇流导轨处借助于一 个或者多个连接导体而连接该第一负载连接端。由于该构造，该些连接导体能够保持非常 短并且由尤其具有低电感。
[0008] 此外，该并联电路的负载电流同样如在传统的并联电路中那样通过单个的半导体 忍片的负载电流的总和来加W形成，但是在依据本发明的装置之中每个半导体忍片的负载 电流首先通过一个或者多个并联连接的连接导体（例如一个或者多个电地并联连接的键 合线）来加W量取并且引入所述第一负载电流汇流导轨之中。由此使得半导体忍片的负载 电流虽然流经通过其所设及的半导体忍片的所述第一负载连接端连接至负载电流汇流导 轨的一个或者多个连接导轨但是不会流经通过其该并联电路的其他的半导体忍片的第一 负载连接端连接至该负载电流汇流导轨的连接导体。因此，流经所设及的半导体忍片的负 载电流的变化不会产生基于连接导体的电感的感应电压，借助于该连接导体该并联电路的 其他的半导体忍片的所述第一或者所述多个第一负载连接端连接至所述负载电流汇流导 轨。
【附图说明】
[0009] 接下来将参照所附的附图根据多个实施例来阐述本发明。在附图中，相同的附图 标记将描述起相同或者相似的作用的元件。其中：
[0010] 图1示出了具有被设置为一排的多个半导体忍片的电路装置的第一示例的一个 分段的顶视图；
[0011] 图2示出了依据图1的W切面ElI-Ell的电路装置的一个分段的横截面；
[0012] 图3示出了依据图I的W切面E12-E12的电路装置的一个分段的横截面；
[0013] 图4示出了具有被设置为一排的多个半导体忍片的电路装置的第二示例的一个 分段的顶视图；
[0014] 图5示出了依据图4的W切面E21-E21的电路装置的一个分段的横截面；
[0015] 图6示出了依据图4的W切面E22-E22的电路装置的一个分段的横截面；
[0016]图7示出了具有被设置为一排的多个半导体忍片的电路装置的第=示例的一个 分段的顶视图；
[0017] 图8示出了依据图7的W切面E31-E31的电路装置的一个分段的横截面；
[0018] 图9不出了依据图7的W切面E32-E32的电路装置的一个分段的横截面；
[0019] 图10示出了具有被设置为一排的多个半导体忍片的电路装置的第四示例的一个 分段的顶视图；
[0020] 图11示出了依据图10的W切面E41-E41的电路装置的一个分段的横截面；
[0021] 图12示出了依据图10的W切面E42-E42的电路装置的一个分段的横截面；
[0022] 图13示出了具有被设置为一排的多个半导体忍片的电路装置的第五示例的一个 分段的顶视图；
[0023] 图14示出了依据图13的W切面E51-E51的电路装置的一个分段的横截面；
[0024] 图15不出了依据图13的W切面E52-E52的电路装置的一个分段的横截面；
[0025] 图16示出了具有被设置为一排的多个半导体忍片的电路装置的第六示例的一个 分段的顶视图；
[0026] 图17示出了依据图16的W切面E61-E61的电路装置的一个分段的横截面；
[0027] 图18不出了依据图16的W切面E62-E62的电路装置的一个分段的横截面；
[0028]图19示出了依据本发明的多个半导体忍片的并联电路的布线的等效电路；
[002引图20示出了用于阐述概念"排"的图示；
[0030]图21示出了具有依据第五示例（图13至巧）的构造的半导体模块的电路载体的 一个分段的立体图；
[0031] 图22示出了半桥电路的顶视图；
[0032] 图23示出了与依据图22的半桥电路仅仅通过控制连接端的布线来区别的半桥电 路的顶视图；
[0033] 图24示出了多个半导体忍片的并联电路的一个分段的顶视图；
[0034] 图25示出了另一个多个半导体忍片的并联电路的一个分段的顶视图；
[0035] 图26示出了又一个多个半导体忍片的并联电路的一个分段的顶视图；
[0036] 图27示出了打开的功率半导体模块的透视图；
[0037] 图28示出了封闭的依据图27的功率半导体模块；
[0038] 图29示出了具有被设置为一排的多个半导体忍片的电路装置的第屯示例的一个 分段的顶视图；W及
[0039] 图30示出了具有被设置为一排的多个半导体忍片的电路装置的第八示例的一个 分段的顶视图。
【具体实施方式】
[0040] 图I示出了功率半导体模块的一个分段的顶视图，图2示出了 W切面Ell-Ell的 横截面并且图二示出了 W切面E12-E12的横截面。
[0041] 如在图1中所示出的那样，电路装置具有至少两个（在此仅仅示例性的四个）半 导体忍片1，它们W第一排31相继地设置在平的电路载体9之上。第一排31 W第一横向的 方向rl加W延伸，该方向基本上平行于电路载体9地加W走向。多个半导体忍片1中的每 个具有半导体主体10 W及第一负载连接端11和第二负载连接端12。第一负载连接端11 分别位于该半导体主体10的背对电路载体9的侧之上。
[0042] 如由图2和图3看出的那样，在此类的半导体忍片1之中，第一负载连接端11和 第二负载连接端12能够被设置在该半导体主体10的面对的侧之上。其中，第二负载连接 端12能够被设置在该半导体主体10的与电路载体9面对的侧之上。
[0043] 在此类的半导体忍片1之中能够集成任意的半导体构件，例如二极管或者可控的 半导体构件、诸如M0SFET、IGBT JEFT、晶闽管等。在各种情况下，半导体忍片1具有第一负 载连接端11和第二负载连接端12 W及可选的控制连接端13,其如在图1和图3中所示出 的那样能够被设置在该半导体主体10的背对电路载体9的侧之上。同样地，此类的控制连 接端13被设置在该半导体主体10的面对电路载体9的侧之上也是可能的。该半导体构件 具有负载段，其被构造在第一负载连接端11和第二负载连接端12之间并且经由该负载段 在运行期间流过一个负载电流。只要该半导体构件为可控的半导体构件，那么该负载电流 便能够通过将控制信号施加在控制连接端之上来加W控制。
[0044]第一和第二负载连接端11、12 W及可能存在的第=控制连接端13能够分别为接 触盘、例如金属化层，其施加在半导体主体10之上。此类的接触盘在半导体忍片1的制造 期间施加在该半导体主体10之上。因此，第一和第二负载连接端11、12和可能存在的控制 连接端13在半导体忍片1安装在电路载体9上之前已经是半导体忍片1的组成部分。
[0045] 根据在半导体忍片1之中所实现的半导体构件的类型的不同，第一和第二负载连 接端11和12例如为阳极和阴极、阴极和阳极、源极和漏极、漏极和源极、射极和集电极或者 集电极和射极。控制连接端能够例如为口极或者基极连接端。
[0046] 半导体忍片1的半导体主体10能够具有任意的半导体基底材料，例如娃、碳化娃、 氮化嫁、神化嫁等。
[0047] 基本上来说，W第一排31相继设置的半导体忍片1能够任意地加W构建。能够将 包含任意的相同的和/或不同的半导体构件的半导体忍片1加W组合。尤其地，W第一排 31加W设置的半导体忍