具有包括埋入部分的控制结构的半导体器件及制造方法
【技术领域】
[0001]
本发明涉及具有包括埋入部分的控制结构的半导体器件及制造方法。
【背景技术】
[0002]具有垂直晶体管单元的半导体器件基于延伸到漂移区中并且邻接包括晶体管单元的源极区和本体区的半导体台面的控制结构。在晶体管单元的导通状态下，漂移区中的高密度电荷载流子等离子体确保半导体器件的低导通电阻。通常，薄半导体台面或具有收缩(constrict1n)的半导体台面减少电荷载流子的泄漏并且将电荷载流子等离子体密度保持得很高。
[0003]提供具有在导通状态下来自电荷载流子等离子体的电荷载流子低泄漏的半导体器件是所期望的。
【发明内容】
[0004]根据实施例，一种半导体器件包括具有第一导电类型的源极区和第二导电类型的本体区的晶体管单元。源极区和本体区形成在由半导体本体的一部分形成的半导体台面中。控制结构包括在半导体台面的至少两个相对侧延伸到半导体本体中的第一部分、第一部分之间的距第一表面一定距离的第二部分、以及距第一表面一定距离并且连接第一部分和第二部分的第三部分，其中半导体台面的收缩区段形成在相邻的第三部分之间。
[0005]根据另一实施例，一种半导体器件包括具有第一导电类型的源极区以及第二导电类型的本体区的晶体管单元。源极区和本体区形成在由半导体本体的一部分形成的半导体台面中。控制结构包括布置在半导体台面的顶部区段的两个相对侧并且从第一表面延伸到半导体本体中的顶部部分，以及在半导体台面的底部区段的相对侧并且距第一表面一定距离的底部部分。半导体台面的底部区段连接至顶部区段。底部区段的有效宽度的水平纵向延伸变化独立于半导体台面的顶部区段的有效宽度的变化。
[0006]根据又一实施例，一种制造半导体器件的方法包括形成从处理表面延伸到由半导体材料形成的半导体衬底中的第一沟槽。在含氢环境中加热半导体衬底，其中半导体材料在处理表面处的一部分流体化并且形成跨基于第一沟槽的空腔的连续处理层。在至少包括处理层的顶部半导体层中形成晶体管单元的源极区和本体区。形成延伸通过顶部半导体层并且暴露空腔中的至少第一多个空腔的第二沟槽。
[0007]本领域技术人员在阅读下面详细描述和查看附图时，将认识到附加的特征和优点。
【附图说明】
[0008]附图被包括以提供对本发明的进一步了解并且被结合在本说明书中且构成本说明书的一部分。附图图示本发明的实施例并且与描述一起用来解释本发明的原理。将容易领会到本发明的其它实施例和预期优点，因为通过参考下面的详细描述它们变得更好理解。
[0009]图1A是用于图示根据实施例的制造半导体器件的方法的半导体衬底的一部分的示意横截面图，该方法包括在基底部分中形成第一沟槽之后在空腔上方的外延生长。
[0010]图1B是在通过在含氢环境中加热半导体衬底而形成空腔之后的图1A的半导体衬底部分的示意横截面图。
[0011]图1C是在生长外延层之后的图1B的半导体衬底部分的示意横截面图。
[0012]图1D是在形成暴露第一空腔的第二沟槽之后的图1C的半导体衬底部分的示意横截面图。
[0013]图1E是在空腔上方形成晶体管单元之后的图1D的半导体衬底部分的示意横截面图。
[0014]图2A是用于图示根据实施例的制造半导体器件的方法的半导体衬底的一部分的示意横截面图，该方法涉及在提供掩模衬里之后第一沟槽中的掩模衬里。
[0015]图2B是在通过在含氢环境中的加热处理而形成空腔之后的图2A的半导体衬底部分的示意横截面图。
[0016]图3A是用于图示根据实施例的制造半导体器件的方法的半导体衬底的一部分的示意横截面图，该方法在基底层中形成第一沟槽之后提供宽的空腔。
[0017]图3B是在通过在含氢环境中的加热处理而形成空腔之后的图3A的半导体衬底部分的示意横截面图。
[0018]图3C是在形成打开第一空腔的第二沟槽之后的图3B的半导体衬底部分的示意横截面图。
[0019]图4A是用于图示根据实施例的制造半导体器件的方法的半导体衬底的一部分的示意透视图，该方法涉及在形成第一沟槽之后连通空腔。
[0020]图4B是在含氢环境中的加热处理之后的图4A的半导体衬底部分的示意透视图。
[0021]图4C是在形成晶体管单元之后的图4B的半导体衬底部分的示意透视图。
[0022]图5A是用于图示根据实施例的制造半导体器件的方法的半导体衬底的一部分的示意横截面图，该方法在形成第一沟槽之后在由含氢环境中的加热处理形成的层中提供晶体管单元。
[0023]图5B是在通过含氢环境中的加热处理形成空腔之后的图5A的半导体衬底部分的示意横截面图。
[0024]图5C是在形成晶体管单元之后的图5B的半导体衬底部分的示意横截面图。
[0025]图6A是用于图示根据实施例的制造半导体器件的方法的半导体衬底的一部分的示意横截面图，该方法涉及在形成热半导体氧化物之后形成空腔。
[0026]图6B是在通过含氢环境中的加热处理形成空腔之后的图6A的半导体衬底部分的示意横截面图。
[0027]图6C是在形成晶体管单元之后的图6B的半导体衬底部分的示意横截面图。
[0028]图7A是根据实施例的与形成第一沟槽之后的垂直图案化的第一沟槽有关的半导体衬底的一部分的示意横截面图。
[0029]图7B是在通过含氢环境中的加热处理形成空腔之后的图7A的半导体衬底部分的示意横截面图。
[0030]图8A是根据与在形成第二沟槽之后的具有沿着纵轴变化的宽度的半导体台面的实施例有关的半导体衬底的一部分的示意透视图。
[0031]图8B是在形成控制结构之后的图8A的半导体衬底部分的示意透视图。
[0032]图9A是用于图示在形成局部收缩半导体台面的第二沟槽之后沿着纵轴对半导体台面进行图案化的另一方法的半导体衬底的一部分的示意透视图。
[0033]图9B是在形成控制结构之后的图9A的半导体衬底部分的示意透视图。
[0034]图10A是用于图示在形成包括条和孔沟槽的第二沟槽之后沿着纵轴对半导体台面进行图案化的另一方法的半导体衬底的一部分的示意透视图。
[0035]图10B是在形成控制结构之后的图10A的半导体衬底部分的示意透视图。
[0036]图10C是包括单元区域中完全绝缘的半导体区段的半导体器件的一部分的示意透视图。
[0037]图11A是用于图示根据实施例的制造半导体器件的方法的半导体衬底部分的示意透视图，该方法与在形成第二沟槽之后沿着半导体台面的纵轴的隔离的第二沟槽有关。
[0038]图11B是在形成控制结构之后的图11A的半导体衬底部分的示意透视图。
[0039]图12是根据另一实施例的制造半导体器件的方法的简化流程图。
[0040]图13A是根据实施例的提供用于IGFET (绝缘栅极场效应晶体管)和半导体二极管的埋入控制结构部分的半导体器件的一部分的示意水平横截面图。
[0041]图13B是图13A的半导体器件部分沿着线B_B的示意垂直横截面图。
[0042]图14是根据实施例的提供用于RC-1GBT (反向传导绝缘栅极双极晶体管)和可去饱和半导体二极管的埋入控制结构部分的半导体器件的一部分的示意垂直横截面图。
[0043]图15是根据实施例的提供用于IGBT的埋入控制结构部分的半导体器件的一部分的示意垂直横截面图。
[0044]图16A是根据实施例的涉及具有控制电介质更改的IGBT的半导体器件的一部分的示意垂直横截面图。
[0045]图16B是根据实施例的涉及其控制结构包括栅极和场电极的IGBT的半导体器件的一部分的不意垂直横截面图。
[0046]图16C是根据实施例的半导体器件的一部分的示意垂直横截面图，其涉及具有每半导体台面分离条的数目的更改的IGBT。
[0047]图16D是根据实施例的半导体器件的一部分的示意垂直横截面图，其与具有辅助电路的半导体开关器件有关。
[0048]图17A是根据实施例的半导体器件的一部分的示意水平横截面图，其对于具有短半导体台面的半导体器件提供埋入控制结构部分。
[0049]图17B是图17A的半导体器件部分沿着线B_B的示意垂直横截面图。
[0050]图18是根据实施例的半导体器件的示意水平横截面图，其涉及边缘终止(terminat1n)区域附近的收缩台面区段的更改。
[0051]图19A是用于图示根据实施例的制造半导体器件的方法的半导体衬底的一部分的示意横截面图，其涉及埋入电介质结构的形成。
[0052]图19B是在形成控制结构之后的图19A的半导体衬底部分的示意横截面图。
【具体实施方式】
[0053]在下面详细描述中，参考构成附图，附图形成描述的一部分并且在附图中通过说明的方式示出其中可以实施本发明的特定实施例。要理解的是，在不脱离本发明的范围情况下，可以利用其它实施例并且可以做出结构的或逻辑的改变。例如，针对一个实施例图示或描述的特征可以用在其它实施例上或与其它实施例结合使用以又获得另一实施例。旨在本发明包括这样的更改和变化。使用特定语言来描述示例，其不应被解释为限制所附权利要求的范围。附图不是成比例的并且仅用于说明目的。为了清楚起见，如果未另外声明，则在不同的附图中通过对应参考已指定相同元件。
[0054]术语“具有”、“含有” “包括”、“包含”等是开放式的，并且术语指示所声明结构、元件或特征的存在，但不排除附加元件或特征。冠词“一”、“一个”和“该”旨在包含复数以及单数，除非上下文另外清楚指示。
[0055]术语“电连接”描述了电连接元件之间的永久低欧姆连接，例如在有关的元件之间的直接接触或经由金属和/或高掺杂的半导体的低欧姆连接。术语“电耦接”包括一个或多个适配用于信号传输的一个或多个介入元件可以提供在电耦接元件之间，例如可控制以在第一状态下暂时提供低欧姆连接和在第二状态下暂时提供高欧姆电去耦的元件。
[0056]附图通过紧挨着掺杂类型“η”或“p”指示或“ + ”图示相对的掺杂浓度。例如，“η_”表示比“η”掺杂区域的掺杂浓度低的掺杂浓度，而“η+”掺杂区域具有比“η”掺杂区域更高的掺杂浓度。相同的相对掺杂浓度的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区域可以具有相同或不同的绝对掺杂浓度。
[0057]图1Α至1Ε涉及形成具有埋入部分的控制结构的方法，该埋入部分局部地收窄控制结构之间的半导体台面。
[0058]半导体衬底500a可以包括基底部分100a。基底部分100a可以包括单晶半导体材料的基底衬底，例如硅(Si )、锗(Ge )、硅锗晶体(SiGe )、碳化硅(SiC)、氮化镓(GaN)或另一4?8、半导体。基底部分100a还可以包括半导体层，例如通过外延在基底衬底上生长的层，其中基底衬底和半导体层关于导电类型和/或杂质浓度可以不同。半导体层的晶格可以生长为与基底衬底的晶格配准。
[0059]半导体衬底500a可以是例如半导体晶片，其具有在前侧上的处理表面101w和在后侧上的后侧表面102a，其中后侧表面102a和处理表面101w平行。平行于处理表面101w的方向是水平方向并且垂直于处理表面101w的方向定义为垂直方向。
[0060]—个或多个第一沟槽402形成在半导体衬底500a中，其中第一沟槽402从基底部分100a的处理表面101w延伸到半导体衬底500a中。例如，第一硬掩模层可以形成在处理表面101w上并且通过光刻进行图案化以形成第一硬掩模。使用第一硬掩模作为蚀刻掩模，通过反应离子蚀刻，例如反应离子束蚀刻可以蚀刻第一沟槽402。根据其它实施例，第一沟槽402可以通过对半导体层的至少一部分