一种三维存储器及其制备方法
【技术领域】
[0001]本发明属于微纳电子技术领域，具体涉及一种三维存储器。
【背景技术】
[0002]当前是一个3D存储器技术爆炸性发展的一个阶段。目前国际上先后提出了3D-NAND、3D-RRAM、3D X-point等三维结构存储器，三维存储器具有垂直立体结构，由多层存储器堆叠而成，能有效利用空间面积，大大提高存储密度。是未来存储器发展的必然方向。
[0003]相变存储器(PCRAM)是基于奥弗辛斯基效应的元件，其最为核心的是以硫属化合物为基础的相变材料。PCRAM的存储介质在热诱导作用下可实现非晶体状态和晶体状态之间的可逆转变，存储介质处于非晶体状态和晶体状态时会呈现出不同的光学特性和电阻特性，于是非晶体状态和晶体状态可以分别用来代表“0”和“1”来存储数据。
[0004]Flash存储器每个存储单元由源极、漏极，控制栅极和浮空栅极组成，浮空栅极上存储电荷不同，器件的阈值电压不同，控制栅加电压，即可存储0和UNAND型Flash各存储单元之间是串联的，NAND的全部存储单元分为若干个块，每个块又分为若干个页，每个页是512byte，就是512个8位数，就是说每个页有512条位线，每条位线下有8个存储单元。3D-NAND是为回避闪存或内存芯片存储密度增加的局限性，将它们向上堆叠，从而增加存储密度。三维垂直NAND存储串在2001年被首次公开(“Novel Ultra High Density Memory witha Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell，，，IEDM Proc.(2001)33-36)。
[0005]阻变存储器(RRAM)是一种新型非易失存储器，存储单元通常为MM结构，即金属/阻变存储层/金属三明治结构，便于进行3D堆叠。在适当的电压(直流/脉冲)作用下，器件的电阻会在高阻态和低阻态之间可逆转变，从而实现实现“0”和“1”的存储。根据发生电阻转变所需电压极性的不同，RRAM器件的电阻转变可以分为单极性(Unipolar)和双极性(Bipolar)。所谓的单极性是指器件发生Set和Reset过程所需要的电压极性相同，而双极性是指器件发生Set和Reset过程所需要的电压极性相反。除了单极性和双极性转变外，还存在一种被称作无极性(Nonpolar)的电阻转变特性，是指器件在正负电压下均能够实现Set和Reset操作。为了防止电流过大将器件永久击穿，Set过程中通常需要加入一定的限流。
【发明内容】
[0006]针对现有技术中的三维存储器存在需要额外的选通开关以及空间利用率低等问题，本发明旨在解决以上问题。
[0007]为实现上述目的，本发明提供了一种三维存储器，其特征在于，所述三维存储器包括:
[0008]—衬底；
[0009]—第一方向上的条状下电极，所述下电极设置在衬底上，所述第一方向是指平面内任一方向；
[0010]—下电热绝缘层，该下电热绝缘层设置在有所述下电极的所述衬底上；
[0011]其中所述下电热绝缘层中间有一个或多个小孔，小孔底部为下电极；
[0012]—下η型半导体材料插塞柱，所述下η型半导体材料插塞柱位于所述下电热绝缘层包裹的所述小孔中，所述下η型半导体材料插塞柱底部形成与所述下电极顶部；
[0013]—下ρ型存储材料插塞柱，所述下ρ型存储材料插塞柱位于所述下电热绝缘层包裹的所述小孔中，所述下Ρ型存储材料插塞柱底部形成于所述下η型半导体材料插塞柱顶部；
[0014]—与第一方向垂直并在同一所述平面内的第二方向上的条状次层电极，该次层电极层设置在所述下电热绝缘层上，所述中间电极设置在所述下Ρ型存储材料插塞柱的顶部；
[0015]设置在包括所述次层电极层的所述下热绝缘层上多个中间层，所述中间层的数量为包括零的正整数，所述中间层的结构如下:
[0016]一中间电热绝缘层，该中间电热绝缘层设置在有下方相邻电极的下方相邻电热绝缘层上，
[0017]其中所述中间电热绝缘层中间有一个或多个小孔，且该中间电热绝缘层中的小孔底部为所述下方相邻电极，
[0018]一中间ρ型存储材料插塞柱，所述中间ρ型存储材料插塞柱位于所述中间电热绝缘层包裹的小孔中，所述中间Ρ型存储材料插塞柱底部设置在所述下方相邻电极顶部，
[0019]—中间η型半导体材料插塞柱，所述中间η型半导体材料插塞柱位于所述中间电热绝缘层包裹的小孔中，所述中间η型半导体材料插塞柱底部设置在所述中间Ρ型存储材料插塞柱顶部，
[0020]—与下方相邻条状电极方向垂直方向上的条状中间电极，该中间电极设置在所述中间电热绝缘层上，所述中间电极设置在所述中间η型半导体材料插塞柱顶部；
[0021]—上电热绝缘层，该上电热绝缘层设置在有下方相邻电极的下方相邻电热绝缘层上；
[0022]其中所述上电热绝缘层中间有一个或多个小孔，且该上电热绝缘层中的小孔底部为所述中间电极；
[0023]—上ρ型存储材料插塞柱，所述上ρ型存储材料插塞柱位于所述上电热绝缘层包裹的小孔中，所述上Ρ型存储材料插塞柱底部设置在所述下方相邻电极顶部；
[0024]—上η型半导体材料插塞柱，所述上η型半导体材料插塞柱位于所述上电热绝缘层包裹的小孔中，所述上η型半导体材料插塞柱底部设置在所述上Ρ型存储材料插塞柱顶部；
[0025]—与下方相邻条状电极方向垂直方向上的的条状上电极，该上电极层设置在所述上电热绝缘层上，所述上电极设置在所述上η型半导体材料插塞柱顶部。。
[0026]按照本发明的另一方面，本发明提供了一种多层三维存储器的制备方法，其特征在于，该方法包括以下步骤:
[0027]步骤1:在表面有一层二氧化硅绝缘层的衬底上进行光刻，再在光刻后的所述衬底上制备一层下电极，经过剥离，得到对应光刻图形的第一方向上的条状下电极；
[0028]步骤2:再制备一层下电热绝缘层；
[0029]步骤3:在所述下电热绝缘层的中间利用微纳加工技术制备小孔；
[0030]步骤4:利用化学气相沉积或者溅射法在所述小孔中填充下型半导体材料插塞柱；
[0031]步骤5:利用化学气相沉积或者溅射法在所述小孔中填充ρ型存储材料插塞柱，并将小孔填满；
[0032]步骤6:用化学机械抛光或者反刻蚀的方法，将所述下电热绝缘层表面的η型半导体材料与Ρ型存储材料去除；
[0033]步骤7:在所述下电热绝缘层的表面进行光刻，然后制备次层电极，经过剥离后得到对应光刻图形的与第一方向垂直的第二方向上的条状此层电极；
[0034]步骤8:在制备有所述次间电极的所述下电热绝缘层上制备中间层，所述中间层的数量为零或正整数;每层中间层的制备方法如下:
[0035]步骤81:在制备有下方相邻电极的下方相邻电热绝缘层上制备中间电热绝缘层；
[0036]步骤82:在所述中间电热绝缘层的中间利用微纳加工技术在同一位置制备小孔；
[0037]步骤83:利用化学气相沉积或者溅射法在所述中间电热绝缘层的小孔中填充上ρ型存储材料插塞柱；
[0038]步骤84:利用化学气相沉积或者溅射法在所述中间电热绝缘层的小孔中填充上η型半导体材料插塞柱，并将小孔填满；
[0039]步骤85:用化学机械抛光或者反刻蚀的方法，将所述中间电热绝缘层的表面的所述η型半导体材料与所述Ρ型存储材料去除；
[0040]步骤86:在所述中间电热绝缘层的表面进行光刻，然后制备中间电极，经过剥离后得到对应光刻图形的垂直方向上的条状中间电极；
[0041]步骤9:在制备有所述中间电极的所述中间电热绝缘层上制备上电热绝缘层；
[0042]步骤10:在上电热绝缘层的中间利用微纳加工技术在同一位置制备小孔；
[0043]步骤11:利用化学气相沉积或者溅射法在所述上绝缘层的小孔中填充上ρ型存储材料插塞柱；
[0044]步骤12:利用化学气相沉积或者溅射法在所述上绝缘层的小孔中填充上η型半导体材料插塞柱，并将小孔填满；
[0045]步骤13:用化学机械抛光或者反刻蚀的方法，将所述上电热绝缘层的表面的η型半导体材料与Ρ型存储材料去除；
[0046]步骤14:在所述上电热绝缘层的表面进行光刻，然后制备上电极，经过剥离后得到对应光刻图形的垂直方向上的条状上电极，完成三维存储器的制备。
[0047]通过本发明所构思的以上技术方案，与现有技术相比，能够取得以下有益效果:
[0048](1)该三维存储器由多层存储器堆叠而成，能大大增加空间利用面积，从而能极大地增加存储密度；
[0049](2)利用该发明提供的制备方法可以推广到多层结构中去，具有极大的发展潜力；
[0050](3)本发明自带ρη结选通开关，能有效减少