一种用于接触孔对位的对位标记及其形成方法
【技术领域】
[0001] 本发明涉及半导体技术领域，具体而言涉及一种用于接触孔（CT)对位的对位标 记及其形成方法。
【背景技术】
[0002] 在半导体技术领域中，在半导体器件的制造过程中，对位是众多工艺中至关重要 的工艺之一。其中，所谓对位或对准过程，是指通过光刻设备上的机器识别或人眼识别半导 体衬底表面的对位标记，从而使后道工艺和前道工艺具有位置上的重叠。
[0003] 随着半导体技术工艺节点的不断减小，接触孔（CT)的对位变得越来越不容易控 制。当半导体技术发展到28nm及以下工艺节点，在采用高k金属栅极工艺的半导体器件的 制造过程中，接触孔（CT)的对位质量与对位标记的厚度直接相关。其中，图1示出了对位 标记的厚度与对位质量之间的关系曲线。可见，通常情况下，对位标记越厚，则对位质量越 好。
[0004] 现有的用于接触孔对位的对位标记的形成方法如图2所示，包括如下步骤：步骤 E1，在形成器件的伪栅极的工艺中在半导体衬底100的对位区形成多晶硅标记101，如图2A 所示；步骤E2,形成层间介电层并通过CMP暴露出多晶硅标记101，如图2B所示；步骤E3， 在伪栅极去除的步骤中去除多晶硅标记101，形成沟槽102,如图2C所示；步骤E4,在形成 金属栅极的步骤中在多晶硅标记101原来的位置（即沟槽102内）形成用于接触孔对位的 对位标记103,如图2D所示。其中，对位标记103的材料与金属栅极的材料相同，可以为A1 或其他合适的材料。在现有技术中，步骤E1中形成的多晶硅标记101的厚度通常为67:〇在 左右，而经过步骤E2多晶硅标记101的厚度变为500A左右，经过步骤E3形成的沟槽102 的深度为450A左右，经过步骤E4形成的对位标记103的厚度为200A左右。由于最终 形成的用于接触孔对位的对位标记103的厚度比较小（通常在200 A左右），往往难以满 足对接触孔对位的要求，导致对位质量下降。
[0005] 因此，为解决上述技术问题，有必要提出一种新的用于接触孔对位的对位标记及 其形成方法。
【发明内容】
[0006] 针对现有技术的不足，本发明提供一种用于接触孔对位的对位标记及其形成方 法，可以提高对位标记的厚度，进而提高对位质量。
[0007] 本发明的一个实施例提供一种用于接触孔对位的对位标记，形成于半导体衬底 上，其中，所述对位标记与所述半导体衬底具有相同的材料，并且，所述半导体衬底内形成 有位于所述对位标记两侧的浅沟槽隔离。
[0008] 示例性地，所述对位标记的材料包括多晶石圭。
[0009] 示例性地，所述对位标记与半导体器件的伪栅极在同一工艺中形成。
[0010] 示例性地，所述半导体衬底为硅衬底。
[0011] 示例性地，所述浅沟槽隔离的材料包括氧化硅。
[0012] 示例性地，所述浅沟槽隔离与位于器件区的用于隔离不同器件的浅沟槽隔离在同 一工艺中形成。
[0013] 本发明的另一个实施例提供一种用于接触孔对位的对位标记的形成方法，所述方 法包括：
[0014] 步骤S101:提供半导体衬底；
[0015] 步骤S102:在所述半导体衬底的拟形成用于接触孔对位的对位标记的区域的两 侧形成浅沟槽隔离；
[0016] 步骤S103:在所述半导体衬底的拟形成用于接触孔对位的对位标记的区域形成 对位标记，其中所述对位标记与所述半导体衬底具有相同的材料。
[0017] 示例性地，所述步骤S102与形成位于器件区的用于隔离不同器件的浅沟槽隔离 的步骤在同一工艺中完成。
[0018] 示例性地，所述步骤S103与形成半导体器件的伪栅极的步骤在同一工艺中完成。
[0019] 示例性地，所述对位标记的材料包括多晶石圭。
[0020] 示例性地，所述半导体衬底为硅衬底。
[0021] 示例性地，所述浅沟槽隔离的材料包括氧化硅。
[0022] 本发明的用于接触孔对位的对位标记的形成方法，包括在半导体衬底的拟形成用 于接触孔对位的对位标记的区域的两侧形成浅沟槽隔离以及在半导体衬底的拟形成用于 接触孔对位的对位标记的区域形成与所述半导体衬底具有相同的材料的对位标记的步骤， 因此可以提高对位标记的有效厚度，从而提高对位质量。本发明的用于接触孔对位的对位 标记，由于与半导体衬底具有相同的材料，并且在半导体衬底内位于对位标记两侧的区域 形成有浅沟槽隔离，因此，可以提高对位标记的有效厚度，提高对位质量。
【附图说明】
[0023] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。
[0024] 附图中：
[0025] 图1为对位标记的厚度与对位质量的关系曲线；
[0026] 图2为现有的一种用于接触孔对位的对位标记的形成方法的关键步骤形成的结 构的剖视图；
[0027] 其中，图2A为步骤E1形成的结构的剖视图，图2B为步骤E2形成的结构的剖视图， 图2C为步骤E3形成的结构的剖视图，图2D为步骤E4形成的结构的剖视图；
[0028] 图3为本发明的一个实施例的用于接触孔对位的对位标记的形成方法的关键步 骤形成的结构的剖视图；
[0029] 其中，图3A为步骤A1形成的结构的剖视图，图3B为步骤A2形成的结构的剖视图， 图3C为步骤A3形成的结构的剖视图，图3D为步骤A4形成的结构的剖视图；
[0030] 图4为本发明的一个实施例的用于接触孔对位的对位标记的形成方法的一种流 程图；
[0031] 图5为本发明的另一个实施例的用于接触孔对位的对位标记的一种剖视图。
【具体实施方式】
[0032] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。
[0033] 然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些 细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技 术特征未进行描述。
[0034] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的 实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给 本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终 相同附图标记表示相同的元件。
[0035] 应当明白，当元件或层被称为"在...上"、"与...相邻"、"连接到"或"耦合到"其 它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层， 或者可以存在居间的元件或层。相反，当元件被称为"直接在...上"、"与...直接相邻"、 "直接连接到"或"直接耦合到"其它元件或层时，则不存在居间的元件或层。应当明白，尽管 可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、 层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部 分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元 件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0036] 空间关系术语例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与 其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使 用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为"在其它元件下 面"或"在其之下"或"在其下"元件或特征将取向为在其它元件或特征"上"。因此，示例性 术语"在...下面"和"在...下"可包括上和下两个取向。器件可以另外地取向（旋转90 度或其它取向）并且在此使用的空间描述语相应地被解释。
[0037] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使 用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚指出 另外的方式。还应明白术语"组成"和/或"包括"，当在该说明书中使用时，确定所述特征、 整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操 作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任 何及所有组合。
[0038] 为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便 阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本 发明还可以具有其他实施方式。
[0039] 实施例一
[0040] 本发明实施例提供一种用于接触孔（CT)对位的对位标记（mark)的形成方法，所 述方法包括如下步骤：
[0041] 提供半导体衬底；
[0042] 在所述半导体衬底的拟形成用于接触孔对位的对位标记的区域的两侧形成浅沟 槽隔离；
[0043] 在所述半导体衬底的拟形成用于接触孔对位的对位标记的区域形成对位标记，其 中所述对位标记与所述半导体衬底具有相同的材料。
[0044] 其中，图3示出了本发明实施例的用于接触孔对位的对位标记的形成方法的一个 具体实例。如图3所示，该具体实例包括如下步骤 ：
[0045] 步骤A1:提供半导体衬底200,在半导体衬底200的拟形成用于接触孔对位的对位 标记的区域的两侧形