自举电路的制作方法
【技术领域】
[0001]本公开涉及在用于驱动电源装置等的驱动电路中使用的自举电路。
【背景技术】
[0002]—般来说，用于向自举电路中的自举电容器充电的充电部件(二极管或晶体管)被设置在高耐压1C (集成电路)芯片外部。
[0003]相反地，JP 2006-5182 A公开了一种将作为充电部件的P沟道M0S (金属氧化物半导体)晶体管配备在高耐压1C芯片内的类型。
【发明内容】
[0004]高耐压1C芯片具有将P型和N型半导体区以复杂方式形成在半导体基板中的构造。因此，如果将由M0S晶体管配置的充电部件配备在高耐压1C芯片内，则由M0S晶体管的源极区或漏极区与半导体基板内的半导体区形成了寄生部件。
[0005]根据充电部件的操作状态，有可能该寄生部件的操作使得电力白白消耗并且该部件的耐压缩减。
[0006]在JP 2006-5182 A中，P沟道M0S晶体管被采用为充电部件，但未考虑将N沟道M0S晶体管采用为充电部件。
[0007]本公开考虑到上述情况而完成并且提供这样一种自举电路，S卩，在采用N沟道M0S晶体管作为充电部件的自举电路中，可以缩减功耗并且可以有效确保其耐压。
[0008]根据本公开的自举电路包括:N沟道M0S晶体管和限流部件，该N沟道M0S晶体管包括:第一 N型半导体层，该第一 N型半导体层形成在P型半导体基板的一表面上并且电连接至一自举电容器；P型半导体层，该P型半导体层形成在所述第一 N型半导体层的一表面上；第二 N型半导体层，该第二 N型半导体层形成在所述P型半导体层的一表面上；第一电极，该第一电极电连接至所述P型半导体层；第二电极，该第二电极电连接至所述第二 N型半导体层；以及电源端子，该电源端子连接至所述第一电极和所述第二电极中的每一个，以向其提供电源电压，所述N沟道M0S晶体管向所述自举电容器供电，该限流部件连接在所述电源端子与所述第一电极之间。
[0009]根据本公开，可以提供这样一种自举电路，S卩，在采用N沟道M0S晶体管作为充电部件的自举电路中，可以缩减功耗并且可以有效确保其耐压。
【附图说明】
[0010]图1是示出根据本公开的一实施方式的半导体装置所应用的开关模块的构造的视图。
[0011]图2是示出图1所示1C芯片100的N沟道M0S晶体管1的外周的详细构造的示意性截面图。
[0012]图3是示出图1所示1C芯片100的N沟道M0S晶体管1的外周的详细构造的第一修改实施方式的示意性截面图。
[0013]图4是示出图1所示1C芯片100的N沟道M0S晶体管1的外周的详细构造的第二修改实施方式的示意性截面图。
[0014]图5是示出图1所示1C芯片100的N沟道M0S晶体管1的外周的详细构造的第三修改实施方式的示意性截面图。
【具体实施方式】
[0015]下面，参照附图，对本公开的实施方式进行描述。
[0016]图1是示出将根据本公开一实施方式的半导体装置与电源装置组合的开关模块的一个实施例的视图。
[0017]图1中的开关模块具有:作为半导体装置的1C芯片100，其具有其间连接电源200的电源端子VCC和地端子GND，连接在1C芯片100的电源端子VB与高压基准端子VS之间的自举电容器C1，以及电源装置，该电源装置包括具有连接至1C芯片100的高压输出端子H0的栅极电极的晶体管T1，和具有连接至1C芯片100的低压输出端子L0的栅极电极的晶体管T2。
[0018]晶体管T1和晶体管T2串联连接在主电源端子HV与地端子之间，并且晶体管T1和T2具有相应基板二极管D1和D2。
[0019]1C芯片100具有N沟道M0S晶体管1、电平移位电路2、高压侧驱动电路3以及低压侧驱动电路4。
[0020]N沟道M0S晶体管1具有连接至电源端子VCC的源极、栅极以及背栅极，和连接至端子VB的漏极。N沟道M0S晶体管1按和PN结二极管相同的方式操作，并且被设置成向自举电容器C1提供电力。
[0021]N沟道M0S晶体管1在自举电容器C1未被充电和端子VCC的电压大于端子VB的电压的状态(下面，称为初始状态)下被接通以向自举电容器C1充电。另外，N沟道M0S晶体管1在晶体管T1被接通和端子VCC的电压小于端子VB的电压的状态(下面，称为高电压状态)下被断开以确保耐压。
[0022]高压侧驱动电路3根据端子VB的电压操作，并且响应于从电平移位电路2提供的定时信号向端子H0输出驱动信号，由此驱动晶体管T1。
[0023]在晶体管T2断开的状态下，高压侧驱动电路3根据自举电容器C1中保持的电压操作，并且响应于从高压输入端子HIN输入的定时信号向端子H0输出驱动信号。
[0024]低压侧驱动电路4根据从电源端子VCC输入的电压操作，并且响应于从低压输入端子LIN输入的定时信号向端子L0输出驱动信号，由此驱动晶体管T2。
[0025]图2是示出图1所示1C芯片100的N沟道M0S晶体管1的外周的详细构造的示意性截面图。
[0026]N沟道M0S晶体管1的半导体区具有:例如通过外延生长形成在P型半导体基板10的一表面上的N型半导体层11，形成在N型半导体层11的一表面上的P型半导体层12，形成在P型半导体层12的一表面上并且具有比N型半导体层11高的杂质浓度的N型半导体层13，形成在P型半导体层12的一表面上以使与N型半导体层13隔开并且具有比P型半导体层12高的杂质浓度的P型半导体层14，以及形成在N型半导体层11的一表面上以使与P型半导体层12隔开并且具有比N型半导体层11高的杂质浓度的N型半导体层15，并且这些层通过部件隔离层16与另一部件隔离。
[0027]N型半导体层11和N型半导体层15构成权利要求书中的第一 N型半导体层。P型半导体层12和P型半导体层14构成权利要求书中的P型半导体层。N型半导体层14构成权利要求书中的第二 N型半导体层。
[0028]此时，N型半导体层13构成N沟道M0S晶体管1的源极。N型半导体层15构成N沟道M0S晶体管1的漏极。P型半导体层14构成N沟道M0S晶体管1的背栅极。
[0029]N沟道M0S晶体管1的布线区具有:形成在N型半导体层13和N型半导体层15之间的半导体层之上的栅极电极24，所述N型半导体层13和N型半导体层15之间的半导体层与所述栅极电极24之间插入了绝缘膜17 ;作为电连接至P型半导体层14的第一电极的背栅极22 ;作为电连接至N型半导体层13的第二电极的源极电极23 ;以及电连接至N型半导体层15的漏极电极25。
[0030]背栅极22经由作为限流部件的电阻器部件30连接至电源端子VCC。源极电极23和栅极电极24中的每一个都连接至电源端子VCC。漏极电极25连接至图1中的端子VB。
[0031]图1中的1C芯片100另外具有电连接至部件隔离层16的电极21，而且电极21连接至GND端子。
[0032]在如上所述配置的1C芯片100中，寄生晶体管T3由P型半导体层14和12、N型半导体层11以及P型半导体基板10的PNP结形成。
[0033]因此，在电源端子VCC的电压大于端子VB的电压的初始状态下，寄生晶体管T3操作，并由此电流从电源端子VCC经由背栅极22流向半导体基板。
[0034]如果这种电流增大，则功耗也增加，但是电阻器部件30连接在背栅极22与电源端子VCC之间。因此，电流从电源端子VCC流向半导体基板的量受限于电阻器部件30。结果，可以抑制功耗的增加。
[0035]此时，在图2所示构造中，寄生晶体管T4也因N型半导体层13、P型半导体层12以及N型半导体层11的NPN结而形成。
[0036]当晶体管T1因接收端子HIN的信号而接通并由此将初始状态切换成高电压状态时，恢复电流从端子VB经由P型半导体层12和14以及N型半导体层11和15的PN结电容流向背栅极22。
[0037]如果恢复电流流经电阻器部件30，则背栅极22的电势增加。随着电势的增加，电流从N型半导体层11流向寄生晶体管T4中的N型半导体层13。
[0038]接着，当该电势继续增加，使得寄生晶体管T4变为二次击穿状态时，电流继续从N型半导体层11流向N型半导体层13。
[0039]另外，当1C芯片100处于高温时，泄露电流从端子VB经由P型半导体层12和14以及N型半导体层11和15的PN结电容流向背栅极22。
[0040]随着该泄露电流流经电阻器部件30，背栅极22的电势增加，并由此寄生晶体管T4操作，使得电流从N型半导体层11流向N型半导体层13。因此，1C芯片100的耐压在高温下明显降低。
[0041]下面，对用于解决上述问题的1C芯片100的变型例进行描述。
[0042](第一修改实施方式)
[0043]图3是示出图1所示1C芯片100的详细构造的第一修改实施方式的示意性截面图。在图3中，和图2相同的组件被指定了相同标号，并且其描述将省略。
[0044]图3所示1C芯片100除了作为电路部件的二极管31被添加在电源端子VCC与背栅极22之间以使其并联连接至电阻器部件30以外，其余部分和图2相同。
[0045]二极管31具有连接至背栅极22的阳极和连接至电源端子VCC的阴极。由此，其可以使恢复电流或泄漏电流(其本来应该从N型半导体层11和15经由P型半导体层12和14流向背栅极22)流向电源端子VCC，并且抑制从电源端子VCC提供的电流流向背栅极22。
[0046]由于二极管31，因而可以抑制背栅极22的电势在高温或高电压状态下增加。因此，可以抑制寄生晶体管T4变