晶体管及其形成方法
【技术领域】
[0001]本发明涉及半导体制作领域，特别涉及一种晶体管的形成方法。
【背景技术】
[0002]金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS和PMOS晶体管。
[0003]现有技术提供了一种MOS晶体管的制作方法。请参考图1至图3所示的现有技术的MOS晶体管的形成过程的剖面结构示意图。
[0004]请参考图1，提供半导体基底100，在所述半导体基底100内形成隔离结构101，所述隔离结构101之间的半导体基底100为有源区，在所述有源区内形成阱区(未示出)；通过第一离子注入在阱区表面掺杂杂质离子，以调节后续形成的晶体管的阈值电压。
[0005]然后，在所述隔离结构101之间的半导体基底100上依次形成栅介质层102和栅电极103，所述栅介质层102和栅电极103构成栅极结构。
[0006]继续参考图1，进行氧化工艺，形成覆盖所述栅极结构的氧化层104。
[0007]参考图2，进行浅掺杂离子注入(LDD)，在栅极结构两侧的半导体基底100内依次形成源/漏延伸区105。
[0008]参考图3，在栅极结构两侧的侧壁上形成栅极结构的侧墙111 ;以所述栅极结构为掩膜，进行栅极结构两侧的阱区进行深掺杂离子注入，深掺杂离子注入的能量和剂量大于浅掺杂离子注入的能量和剂量，在栅极结构两侧的阱区内形成源区112和漏区113，所述源区112和漏区113的深度大于源/漏延伸区105的深度。
[0009]然而，现有技术形成的晶体管的性能仍有待提高。
【发明内容】
[0010]本发明解决的问题是怎样减小晶体管源区和漏区与沟道区以及半导体衬底之间或者漏区与沟道区以及半导体衬底之间的寄生电容。
[0011]为解决上述问题，本发明提供一种晶体管的形成方法，包括:提供半导体衬底，所述半导体衬底包括相邻接的第一区域、第二区域和第三区域，第二区域和第三区域分别位于第一区域的两侧；进行阱区离子注入，在所述第一区域、第二区域和第三区域的半导体衬底内形成阱区；进行沟道区离子注入，在第一区域中的阱区表面内形成第一掺杂区，所述第一掺杂区的掺杂类型与阱区的掺杂类型相同；在所述第一区域的半导体衬底上形成栅极结构，所述栅极结构覆盖第一区域中的第一掺杂区；进行浅掺杂离子注入，在栅极结构一侧的第二区域的半导体衬底内形成浅掺杂源区，在栅极结构另一侧的第三区域的半导体衬底内形成浅掺杂漏区，所述浅掺杂源区和浅掺杂漏区的掺杂类型与阱区的掺杂类型相反；在浅掺杂源区上形成抬高源区，抬高源区中掺杂有杂质离子，抬高源区的顶部表面高于半导体衬底的表面，所述抬高源区和浅掺杂源区构成源区，在浅掺杂漏区上形成抬高漏区，抬高漏区中掺杂有杂质离子，抬高漏区的顶部表面高于半导体衬底的表面，所述抬高漏区和浅掺杂漏区构成漏区。
[0012]可选的，进行沟道区离子注入之前，在所述半导体衬底表面形成掩膜层，所述掩膜层中具有暴露出第一区域的半导体衬底表面的第一开口 ；在形成掩膜层后，以所述掩膜层为掩膜，沿第一开口对第一区域的半导体衬底进行沟道区离子注入，在第一区域的阱区表面内形成第一掺杂区。
[0013]可选的，所述栅极结构覆盖所述第一掺杂区，且所述栅极结构的两侧侧壁超出第一掺杂区的两端边缘。
[0014]可选的，所述栅极结构一侧侧壁超出第一掺杂区的相应端边缘的距离为I?10nm0
[0015]可选的，形成的晶体管为NMOS晶体管时，所述阱区和第一掺杂区的掺杂类型为P型，所述浅掺杂源区、浅掺杂漏区、抬高源区和抬高漏区的掺杂类型为N型，所述沟道区离子注入注入的P型杂质离子为硼离子或铟离子，注入杂质离子的剂量范围为1E12?4E13atom/cm2，注入角度为O?20度，注入硼离子时的能量范围为4?30Kev，注入铟离子时的能量范围为30?300Kev ;所述浅掺杂离子注入的N型杂质离子为磷离子或砷离子中的一种或两种，注入砷离子时的能量为3?60Kev，剂量为3E13?2E15atom/cm2，注入角度为O?45度，注入磷离子时的能量为3?80Kev，剂量为2E13?5E14atom/cm2，注入角度为O?45度。
[0016]可选的，形成的晶体管为PMOS晶体管时，所述阱区和第一掺杂区的掺杂类型为N型，所述浅掺杂源区、浅掺杂漏区、抬高源区和抬高漏区的掺杂类型为P型，所述沟道区离子注入注入的N型杂质离子为磷离子或砷离子，注入杂质离子的剂量范围为1E12?4E13atom/cm2，注入角度为O?20度，注入硼离子时的能量范围为10?70Kev，注入砷离子时的能量范围为20?140Kev ;所述浅掺杂离子注入的P型杂质离子为硼离子或铟离子中的一种或两种，注入硼离子时的能量为3?30Kev，剂量为3E13?2E15atom/cm2，注入角度为O?45度，注入铟离子时的能量为20?80Kev，剂量为1E13?5E13atom/cm2，注入角度为O?45度。
[0017]可选的，所述浅掺杂源区和浅掺杂漏区的掺杂类型与阱区的掺杂类型相反所述抬高源区和抬高漏区的厚度为30?lOOnm，抬高源区和抬高漏区中的杂质离子浓度为1E20?5E20atom/cm3。
[0018]可选的，所述抬高源区和抬高漏区形成工艺为原位掺杂选择性外延工艺。
[0019]可选的，所述抬高源区和抬高漏区的形成工艺为:在所述浅掺杂源区上形成第一外延层；在所述浅掺杂漏区上形成第二外延层；进行第一离子注入，在第一外延层掺杂杂质离子，形成抬高源区，在第二外延层中掺杂杂质离子，形成抬高漏区，其中，第一离子注入注入N型杂质离子时，N型杂质离子包括磷离子，注入的能量为4?12Kev，注入剂量为2E15?2E16atom/Cm2，第一离子注入注入P型杂质离子，P型杂质离子包括硼离子，注入的能量为2?8Kev，注入剂量为2E15?2E16atom/cm2。
[0020]本发明实施例还提供了一种晶体管的形成方法，包括:提供半导体衬底，所述半导体衬底包括相邻接的第一区域、第二区域和第三区域，第二区域和第三区域分别位于第一区域的两侧；进行阱区离子注入，在所述第一区域、第二区域和第三区域的半导体衬底内形成阱区；进行沟道区离子注入，在第一区域和第二区域中的阱区表面内形成第一掺杂区，所述第一掺杂区的掺杂类型与阱区的掺杂类型相同；在所述第一区域的半导体衬底上形成栅极结构，所述栅极结构覆盖第一区域中的第一掺杂区；进行浅掺杂离子注入，在栅极结构一侧的第二区域的半导体衬底内形成浅掺杂源区，在栅极结构另一侧的第三区域的半导体衬底内形成浅掺杂漏区，所述浅掺杂源区和浅掺杂漏区的掺杂类型与阱区的掺杂类型相反；在浅掺杂源区上形成抬高源区，抬高源区中掺杂有杂质离子，抬高源区的顶部表面高于半导体衬底的表面，所述抬高源区和浅掺杂源区构成源区，在浅掺杂漏区上形成抬高漏区，抬高漏区中掺杂有杂质离子，抬高漏区的顶部表面高于半导体衬底的表面，所述抬高漏区和浅掺杂漏区构成漏区。
[0021]可选的，进行沟道区离子注入之前，在所述半导体衬底表面形成掩膜层，所述掩膜层中具有暴露出第一区域和第二区域的半导体衬底的第二开口 ；在形成掩膜层后，以所述掩膜层为掩膜，沿第二开口对第一区域和第二区域的半导体衬底进行沟道区离子注入，在第一区域和第二区域的阱区表面内形成第一掺杂区。
[0022]可选的，栅极结构覆盖第一区域的第一掺杂区，且所述栅极结构的靠近第三区域的一侧侧壁超出第一掺杂区的靠近第三区域的一端边缘。
[0023]可选的，所述栅极结构的靠近第三区域的一侧侧壁超出第一掺杂区的靠近第三区域的一端边缘的距离为I?lOOnm。
[0024]本发明还提供了一种晶体管，包括:半导体衬底，所述半导体衬底包括相邻接的第一区域、第二区域和第三区域，第二区域和第三区域分别位于第一区域的两侧；位于第一区域、第二区域和第三区域的半导体衬底内的阱区；位于第一区域中的阱区表面内的第一掺杂区，所述第一掺杂区的掺杂类型与阱区的掺杂类型相同；位于所述第一区域的半导体衬底上的栅极结构，所述栅极结构覆盖第一区域中的第一掺杂区；位于栅极结构一侧的第二区域的半导体衬底内的浅掺杂源区，位于栅极结构另一侧的第三区域的半导体衬底内的浅掺杂漏区，所述浅掺杂源区和浅掺杂漏区的掺杂类型与阱区的掺杂类型相反；位于浅掺杂源区上的抬高源区，抬高源区中掺杂有杂质离子，抬高源区的顶部表面高于半导体衬底的表面，所述抬高源区和浅掺杂源区构成源区；位于浅掺杂漏区上的抬高漏区，抬高漏区中掺杂有杂质离子，抬高漏区的顶部表面高于半导体衬底的表面，所述抬高漏区和浅掺杂漏区构成漏区。
[0025]可选的，所述第一掺杂区的深度为30?200nm，第一掺杂区中杂质离子的浓度为1E17 ?5E18atom/cm3。
[0026]可选的，所述浅掺杂源区和浅掺杂漏区的掺杂类型与阱区的掺杂类型相反，所述浅掺杂源区和浅掺杂漏区的深度为15?50nm，浅掺杂源区和浅掺杂漏区中杂质离子浓度为 3E18 ?3E20atom/cm3。
[0027]可选的，抬高源区和抬高漏区的掺杂类型与浅掺杂源区和浅掺杂漏区的掺杂类型相同，所述抬闻源区和抬闻漏区的厚度为30?10nm,抬闻源区和抬闻漏区中的杂质尚子浓度为 1E20 ?5E20atom/cm3。
[0028]可选的，当所述晶体管为NMOS晶体管时，所述阱区和第一掺杂区的掺杂类型为P型，所述浅掺杂源区、浅掺杂漏区、抬高源区和抬高漏区的掺杂类型为N型。
[0029]可选的，当所述晶体管为PMOS晶体管时，所述阱区和第一掺杂区的掺杂类型为N型，所述浅掺杂源区、浅掺杂漏区、抬高源区和抬高漏区的掺杂类型为P型。
[0030]可选的，所述栅极结构覆盖所述第一掺杂区，且所述栅极结构的两侧侧壁超出第一掺杂区的两端边缘。
[0031]本发明还提供了一种晶体管，包括:半导体衬底，所述半导体衬底包括相邻接的第一区域、第二区域和第三区域，第二区域和第三区域分别位于第一区域的两侧；位于第一区域、第二区域和第三区域的半导体衬底内的阱区；位于第一区域和第二区域中的阱区表面内的第一掺杂区，所述第一掺杂区的掺杂类型与阱区的掺杂类型相同；位于所述第一区域的半导体衬底上的栅极结构，所述栅极结构覆盖第一区域中的第一掺杂区；位于栅极结构一侧的第二区域的半导体衬底内的浅掺杂源区，位于栅极结构另一侧的第三区域的半导体衬底内的浅掺杂漏区，所述浅掺杂源区和浅掺杂漏区的掺杂类型与阱区的掺杂类型相反；位于浅掺杂源区上的抬高源区，抬高源区中掺杂有杂质离子，抬高源区的顶部表面高于半导体衬底的表面，所述抬高源区和浅掺杂源区构成源区；位于浅掺杂漏区上的抬高漏区，抬高漏区中掺杂有杂质离子，抬高漏区的顶部表面高于半导体衬底的表面，所述抬高漏区和浅掺杂漏区构成漏区。
[0032]可选的，栅极结构覆盖第一区域的第一掺杂区，且所述栅极结构的靠近第三区域的一侧侧壁超出第一掺杂区的靠近第三区域的一端边缘。
[0033]与现有技术相比，本发明的技术方案具有以下优点:
[0034]本发明的晶体管的形成方法，在所述第一区域、第二区域和第三区域的半导体衬底内形成阱区；进行沟道区离子注入，在第一区域(或者第一区域和第二区域)中的阱区表面内形成第一掺杂区，所述第一掺杂区的掺杂类型与阱区的掺杂类型相同；在所述第一区域的半导体衬底上形成栅极结构，所述栅极结构覆盖第一区域中的第一掺杂区；进行浅掺杂离子注入，在栅极结构一侧的第二区域的半导体衬底内形成浅掺杂源区，在栅极结构另一侧的第三区域的半导体衬底内形成浅掺杂漏区；在浅掺杂源区上形成抬高源区，抬高源区中掺杂有杂质离子，抬高源区的顶部表面高于半导体衬底的表面；在浅掺杂漏区上形成抬高漏区，抬高漏区中掺杂有杂质离子，抬高漏区的顶部表面高于半导体衬底的表面。本发明晶体管的方法，在所述第一区域、第二区域和第三区域的半导体衬底内形成阱区后，然后进行沟道区离子注