非平面晶体管的源极/漏极触点的制作方法
【专利说明】非平面晶体管的源极/漏极触点
[0001 ] 本申请是申请号为201180074516.5、申请日为2011年10月1日、发明名称为“非平面晶体管的源极/漏极触点”的中国发明专利申请的分案申请。
【背景技术】
[0002]本描述的实施例通常涉及微电子设备制造领域，且更具体地涉及在非平面晶体管内的源极/漏极触点的制造。
【附图说明】
[0003]本公开的主题在说明书的结论部分中被特别指出和明确地主张。根据结合附图所做出的以下描述和所附权利要求，本公开的前述和其它特征将变得更充分明显。应理解，附图仅示出根据本公开的几个实施例，且因此不应被考虑为其范围的限制。将通过附图的使用以附加的特性和细节来描述本公开，以便可更容易确定本公开的优点，其中:
[0004]图1是根据本描述的实施例的非平面晶体管的透视图。
[0005]图2示出在微电子衬底中或上形成的非平面晶体管的侧截面视图。
[0006]图3示出根据本描述的实施例沉积在图2的非平面晶体管鳍片之上的牺牲材料的侧截面视图。
[0007]图4示出根据本描述的实施例在所沉积的牺牲材料中形成的沟槽以暴露出图3的非平面晶体管鳍片的一部分的侧截面视图。
[0008]图5示出根据本描述的实施例形成在图4的沟槽中的牺牲栅极的侧截面视图。
[0009]图6示出根据本描述的实施例在图5的牺牲材料的移除之后的牺牲栅极的侧截面视图。
[0010]图7示出根据本描述的实施例的沉积在图6的牺牲栅极和微电子衬底之上的共形介电层的侧截面视图。
[0011]图8示出根据本描述的实施例的由图7的共形介电层形成的栅极隔板的侧截面视图。
[0012]图9示出根据本描述的实施例的在图8的栅极隔板的任一侧上形成在非平面晶体管鳍片中的源极区和漏极区的侧截面视图。
[0013]图10示出根据本描述的实施例的沉积在图9的栅极隔板、牺牲栅极、非平面晶体管鳍片和微电子衬底之上的第一介电材料的侧截面视图。
[0014]图11示出根据本描述的实施例的图10在平面化第一介电材料以暴露出牺牲栅极的顶表面之后的结构的侧截面视图。
[0015]图12示出根据本描述的实施例的图11在移除牺牲栅极以形成栅极沟槽之后的结构的侧截面视图。
[0016]图13示出根据本描述的实施例的图12在形成相邻于栅极隔板之间的非平面晶体管鳍片的栅极电介质之后的结构的侧截面视图。
[0017]图14示出根据本描述的实施例的沉积在图13的栅极沟槽中的导电栅极材料的侧截面视图。
[0018]图15示出根据本描述的实施例的图14在移除多余的导电栅极材料以形成非平面晶体管栅极之后的结构的侧截面视图。
[0019]图16示出根据本描述的实施例的图15在蚀刻掉非平面晶体管栅极的一部分以形成凹进的非平面晶体管栅极之后的结构的侧截面视图。
[0020]图17示出根据本描述的实施例的在将覆盖(capping)介电材料沉积在源自凹进的非平面晶体管栅极而形成的凹槽中之后的图16的结构的侧截面视图。
[0021]图18示出根据本描述的实施例的在移除多余的覆盖介电材料以在非平面晶体管栅极上形成覆盖结构之后的图17的结构的侧截面视图。
[0022]图19示出根据本描述的实施例的沉积在图18的第一介电材料层、栅极隔板和牺牲栅极顶表面之上的第二介电材料的侧截面视图。
[0023]图20示出根据本描述的实施例的在图19的第二介电材料上图案化的蚀刻掩模的侧截面视图。
[0024]图21示出根据本描述的实施例的通过图20的第一和第二介电材料形成的接触开口的侧截面视图。
[0025]图22示出根据本描述的实施例的图21在移除蚀刻掩模之后的结构的侧截面视图。
[0026]图23示出根据本描述的实施例的在图22的接触开口中形成的含钛接触界面层的侧截面视图。
[0027]图24示出根据本描述的实施例的在含钛接触界面层与在非平面晶体管鳍片中形成的源极/漏极区之间分立地形成的硅化钛界面的侧截面视图。
[0028]图25示出根据本描述的实施例的沉积在图24的接触开口中的导电接触材料的侧截面视图。
[0029]图26示出根据本描述的实施例的图25在移除多余的导电接触材料以形成源极/漏极触点之后的结构的侧截面视图。
【具体实施方式】
[0030]在以下详细描述中，参考附图，其作为例证示出所主张的主题可被实施的特定实施例。这些实施例足够详细地被描述，以使本领域技术人员能够实施该主题。应理解，各种实施例虽然是不同的，但不一定是相互排他的。例如，结合一个实施例在本文描述的特定的特征、结构或特性在不偏离所主张的主题的精神和范围的情况下，可在其它实施例内实现。在该说明书中对“一个实施例”或“实施例”的提及意指结合该实施例描述的特定的特征、结构或特性包括在本发明内包含的至少一个实现方式中。因此，短语“一个实施例”或“在实施例中”的使用并不一定指同一实施例。此外，应理解，在每个所公开的实施例内各个元件的位置或布置在不偏离所主张的主题的精神和范围的情况下可被修改。以下详细描述因此不应在限制的意义上被理解，且主题的范围只由合适地被解释的所附权利要求连同所附权利要求所给予权利的等效形式的完全范围来限定。在附图中，相似的附图标记在几个视图中始终指相同或相似的元件或功能，并且在本文描绘的元件不一定彼此按比例，更确切地，各个元件可被放大或减小，以便在本描述的上下文中更容易理解这些元件。
[0031]在非平面晶体管(例如三栅极晶体管和FinFET)的制造中，非平面半导体主体可用于利用非常小的栅极长度(例如小于大约30nm)形成能够完全耗尽的晶体管。这些半导体主体通常是鳍片形状的，且因此通常被称为晶体管“鳍片(fin)”。例如在三栅极晶体管中，晶体管鳍片具有形成在块半导体衬底或绝缘体上硅衬底上的顶表面和两个相对的侧壁。栅极电介质可形成在半导体主体的顶表面和侧壁上，且栅极电极可形成在半导体主体的顶表面上的栅极电介质之上并与半导体主体的侧壁上的栅极电介质相邻。因此，因为栅极电介质和栅极电极相邻于半导体主体的三个表面，形成三个单独的沟道和栅极。因为具有三个单独的沟道形成，因此当晶体管被接通时，半导体主体可被完全耗尽。关于finFET晶体管，栅极材料和电极只接触半导体主体的侧壁，使得形成两个单独的沟道(而不是在三栅极晶体管中的三个)。
[0032]本描述的实施例涉及在非平面晶体管内的源极/漏极触点的形成，其中可在源极/漏极的形成中使用含钛接触界面，其中分立的硅化钛形成在含钛界面和含硅源极/漏极结构之间。
[0033]图1是包括形成在至少一个晶体管鳍片上的至少一个栅极的非平面晶体管100的透视图，晶体管鳍片形成在微电子衬底102上。在本公开的实施例中，微电子衬底102可以是单晶硅衬底。微电子衬底102也可以是其它类型的衬底，例如绝缘体上硅(“SOI”)、锗、砷化镓、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、锑化镓等，上述任一材料可与硅组合。
[0034]被示为三栅极晶体管的非平面晶体管可包括至少一个非平面晶体管鳍片112。非平面晶体管鳍片112可具有顶表面114和一对横向相对的侧壁，分别是侧壁116和相对的侧壁 118。
[0035]如在图1中进一步示出的，至少一个非平面晶体管栅极122可形成在非平面晶体管鳍片112之上。可通过在非平面晶体管鳍片顶表面114上或相邻于非平面晶体管鳍片顶表面114以及在非平面晶体管鳍片侧壁116和相对的非平面晶体管鳍片侧壁118上或相邻于非平面晶体管鳍片侧壁1