一种vdmos器件及其漏极结构和制作方法
【技术领域】
[0001]本发明涉及半导体芯片制造工工艺技术领域，尤其涉及一种能够降低衬底电阻的VDMOS器件及其漏极结构和制作方法。
【背景技术】
[0002]VDMOS (vertical double-diffus1n metal-oxide-semiconductor,垂直双扩散场效应晶体管)器件的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。目前，(VDM0S的发展方向是:1、降低正向导通电阻以减小静态功率损耗；2、提高开关速度以减小瞬态功率损耗。
[0003]减小静态功率损耗主要通过降低VDMOS器件总导通电阻来实现。器件的总导通电阻主要由三部分构成:1.沟道电阻；2.漂移区电阻；3.衬底电阻。这三部分电阻值的大小由器件的结构和制造工艺决定，外延层直接影响漂移区电阻，源极和栅极结构直接影响沟道电阻，而器件的漏极结构则直接影响衬底电阻。
[0004]目前，通过采用新结构和新工艺，VDMOS器件的沟道电阻和漂移区电阻变得愈来愈小，降低衬底电阻就变得非常重要。目前，降低衬底电阻常用的方法是采用高浓度掺杂的超低电阻率衬底和超薄衬底(通常厚度小于10um)来制造VDMOS器件，进而减小衬底电阻。
[0005]但这两种方法需要更复杂的外延生长技术和背面工艺，提高了器件的制造成本，工艺复杂度得提高也影响到了器件的成品率。超低电阻率衬底技术要求对衬底自掺杂效应进行更为严格的控制，这进一步增大了器件的制造难度。超薄衬底技术通过减薄器件厚度降低了衬底电阻，但是由于器件很薄，对器件的封装设备和技术也提出了更高的要求，进一步提闻了器件的制造成本。
【发明内容】
[0006]本发明提供一种能够降低衬底电阻的功率器件及其漏极结构和制作方法，用于解决现有技术中降低衬底电阻时制作工艺复杂、成本较高的问题。
[0007]—种VDMOS器件漏极结构的制作方法，包括:
[0008]在衬底层的背面刻蚀形成沟槽；
[0009]在所述衬底层的背面及沟槽内生成金属层。
[0010]进一步，所述在衬底的背面刻蚀形成沟槽，包括:
[0011]在衬底层的背面生成氧化硅层；
[0012]在氧化硅层上使用光刻胶形成沟槽的掩膜图形；
[0013]刻蚀掉未被所述掩膜图形覆盖的氧化硅层；
[0014]去除光刻胶；
[0015]利用未被刻蚀的氧化娃层作为掩膜，刻蚀出沟槽；
[0016]去除氧化硅层。
[0017]进一步，所述刻蚀采用干法刻蚀。
[0018]进一步，所述干法刻蚀包括RIE(Reactive 1n Etching,反应离子刻蚀法)或ICP (inductively coupled plasma,感应稱合等离子体方法)。
[0019]进一步，所述沟槽的深度不小于衬底层厚度的1/10。
[0020]进一步，在所述衬底层的背面及沟槽内生成金属层之后，还包括:
[0021]对所述金属层进行退火，形成欧姆接触。
[0022]一种VDMOS器件漏极结构，包括:背面开设有沟槽的衬底层，以及设置于所述衬底层的背面和沟槽内的金属层。
[0023]进一步，所述沟槽的深度不小于衬底层厚度的1/10。
[0024]进一步，所述金属层与衬底层形成欧姆接触。
[0025]一种VDMOS器件，包括上述漏极结构。
[0026]本发明通过在衬底层的背面刻蚀沟槽，并使得背面的金属层或者金属硅化物层填充所述沟槽，增加了两者之间的接触面积，由此降低衬底电阻。由于无需使用超低电阻率衬底和超薄衬底，避免了使用复杂的工艺和设备，能够简化工艺、降低成本。
【附图说明】
[0027]图1为实施例一所提供的VDMOS器件漏极结构的制作方法的流程图；
[0028]图2为实施例二所提供的VDMOS器件漏极结构的制作方法的流程图；
[0029]图3至图10为采用实施例二所提供的方法进行漏极结构制作时各个步骤的结构不意图；
[0030]图11为实施例五所提供的一种沟槽型VDMOS器件结构示意图；
[0031]图12为实施例六所提供的一种平面型VDMOS器件结构示意图。
【具体实施方式】
[0032]下面结合说明书附图和具体实施例对本发明的技术方案进行详细说明。
[0033]实施例一
[0034]本实施例提供了一种VDMOS器件漏极结构的制作方法，该方法的流程如图1所示，包括:
[0035]步骤101，在衬底层的背面刻蚀形成沟槽；
[0036]步骤102，在衬底层的背面及沟槽内生成金属层。
[0037]本发明实施例通过在衬底层的背面刻蚀沟槽，并使得背面的金属层填充沟槽，增加了两者之间的接触面积，由此降低衬底电阻。由于无需使用超低电阻率衬底和超薄衬底，避免了使用复杂的工艺和设备，能够简化工艺、降低成本。
[0038]作为本实施例的一种优选方式，还可以在生成金属层之后，对其进行退火处理，使其形成金属硅化物，从而构成欧姆接触。由于欧姆接触不会产生明显的附加阻抗，相对于直接采用金属层作为金属背电极，其电阻更低。
[0039]实施例二
[0040]本实施例提供了另一种VDMOS器件漏极结构的制作方法，其制作流程如图2所示，包括以下几个步骤:
[0041]步骤201，在衬底层I的背面生成氧化硅层2，其结构如图3所示。
[0042]本步骤中，氧化硅层的作用是在后续的步骤中作为刻蚀沟槽时的掩膜，因此其厚度需要达到刻蚀要求，一般情况下达到0.0lum以上即可。
[0043]步骤202，在氧化硅层2上使用光刻胶3形成沟槽的掩膜图形，形成如图4所示的结构。
[0044]步骤203，刻蚀掉未被掩膜图形覆盖的氧化硅层2，形成如图5所示的结构。
[0045]步骤204，去除光刻胶3，形成如图6所示的结构。
[0046]步骤205，利用未被刻蚀的氧化硅层2作为掩膜，刻蚀出沟槽4，形成如图7所示的结构。在本步骤以及步骤203中，其刻蚀均采用干法刻蚀的方式，具体方法包括但不限于RIE、ICP 等。
[0047]在沟槽的刻蚀过程中，需要对其深度进行控制。若沟槽的深度小于衬底层厚度1/10，由于其所增加的接触面积较少，降低衬底电阻的效果并不明显。因此，在实际制作时沟槽深度至少要刻蚀至衬底层厚度的1/10，而若需要进一步增加接触面积，采用刻蚀至衬底层厚度的1/2、7/10或者9/10等均可。
[0048]此外，从理论上来说沟槽的密度越大，其所增加的接触面积也越大，衬底电阻的降低效果也同样越明显。但是随着沟槽密度的增加，衬底层的机械强度会随之下降，同时工艺的难度也会提升，因此