Mos晶体管及其制作方法
【技术领域】
[0001] 本发明涉及半导体制造领域，特别是涉及M0S晶体管及其制作方法。
【背景技术】
[0002] 随着集成电路集成度的提高，半导体器件的尺寸逐步按比例缩小，在半导体器件 尺寸按比例缩小的过程中，漏极电压并不随之减小，这就导致源极与漏极之间的沟道区电 场增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高许多倍的速度，由 于电子的动能很大该电子被称为热电子，从而引起热电子效应（hotelectroneffect)。热 电子效应会导致热电子向栅介质层注入，形成栅电极电流和衬底电流，以致影响半导体器 件和电路的可靠性。为了克服热电子效应，有多种对M0S晶体管结构的改进方法，例如双注 入结构、埋沟结构、分立栅结构、埋漏结构等等，其中研究较多且实用价值较大的一种是轻 掺杂漏（LightlyDopedDrain,简称LDD)结构。轻掺杂漏结构可以降低电场，并可以显著 改善热电子效应。
[0003] 除了改进热电子效应以提高M0S晶体管的性能外，由于应力可以改变硅材质的能 隙和载流子迁移率，因此通过应力来提高M0S晶体管的性能成为越来越常用的手段。具体 地，通过适当控制应力，可以提高载流子（NM0S晶体管中的电子，PM0S晶体管中的空穴）迁 移率，进而提商驱动电流，以此极大地提商M0S晶体管的性能。
[0004] 以PM0S晶体管为例，可以米用嵌入式娃锗技术（EmbeddedSiGeTechnology)以在 晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导 体衬底的需要形成源极及漏极的区域中埋置硅锗材质，利用硅与硅锗（SiGe)之间的晶格 失配对沟道区域产生压应力。
[0005] 然而，本发明人在实际使用上述嵌入式技术的M0S晶体管过程中，发现仍存在载 流子的迁移速率过慢的问题。
【发明内容】
[0006] 本发明要解决的技术问题是改善M0S晶体管的载流子迁移速率过慢的问题。
[0007] 为解决上述问题，本发明的一方面提供一种M0S晶体管的制作方法，包括：
[0008] 提供硅衬底，在所述硅衬底上形成多个栅极结构，所述栅极结构包括形成在硅衬 底上的栅介质层及形成在所述栅介质层上的栅电极；
[0009] 在所述栅极结构两侧形成侧墙；
[0010] 以相邻的所述栅极结构及侧墙为掩膜，在硅衬底中预定形成源极及漏极的区域形 成碗状凹槽，在硅衬底表面上，所述碗状凹槽的开口尺寸大于所述相邻侧墙之间的间距；
[0011] 采用各向异性湿法腐蚀所述碗状凹槽形成sigma形凹槽；
[0012] 在所述sigma形凹槽内填充压应力材质或拉应力材质以形成M0S晶体管。
[0013] 可选地，所述形成碗状凹槽步骤包括：
[0014] 先以相邻的所述栅极结构及侧墙为掩膜，各向异性干法刻蚀在硅衬底中预定形成 源极及漏极的区域形成坚直凹槽；
[0015] 后采用氧化剂与HF酸的混合溶液各向同性湿法腐蚀所述坚直凹槽形成碗状凹 槽。
[0016] 可选地，所述形成碗状凹槽步骤包括：
[0017] 先以相邻的所述栅极结构及侧墙为掩膜，采用氧化剂与HF酸的混合溶液各向同 性湿法腐蚀在硅衬底中预定形成源极及漏极的区域形成U形凹槽；
[0018] 后各向异性干法刻蚀所述U形凹槽形成碗状凹槽。
[0019] 可选地，所述氧化剂为：包含臭氧的溶液、氏504、此10、圆02、圆0 3中的至少一种。
[0020] 可选地，所述HF的浓度范围为lppm~5000ppm。
[0021] 可选地，所述氧化剂为ΗΝ03,ΗΝ03占所述混合溶液的质量百分比小于1%，各向同 性湿法腐蚀时，温度范围为〇°C~50°C。
[0022] 可选地，所述各向异性干法刻蚀的刻蚀气体包括HBr和Cl2,HBr的流量为 200sccm~800sccm，Cl2 的流量为 20sccm~lOOsccm，压强为 2mTorr~200mTorr，处理时 间为10s~60s。
[0023] 可选地，所述形成的碗状凹槽中，深入沟道中的端部与所述述栅极结构的坚直边 沿的距离范围为5nm~20nm。
[0024] 可选地，所述sigma形凹槽中，深入沟道中的尖端与所述述栅极结构的坚直边沿 的距离范围为_5nm~5nm。
[0025] 可选地，所述sigma形凹槽中，深入沟道中的尖端距离所述硅衬底表面的深度范 围为5nm~20nm。
[0026] 可选地，所述sigma形凹槽的深度范围为50nm~lOOnm。
[0027] 可选地，所述碗状凹槽形成sigma形凹槽采用的湿法腐蚀溶液为碱性溶液。
[0028] 可选地，所述sigma形凹槽内填充的压应力材质为硅锗，所述M0S晶体管为PM0S 晶体管。
[0029] 可选地，所述sigma形凹槽内填充的拉应力材质为碳化硅，所述M0S晶体管为NM0S 晶体管。
[0030] 本发明的另一方面提供一种M0S晶体管，包括：
[0031] 硅衬底，具有多个栅极结构，所述栅极结构两侧形成有侧墙，所述栅极结构包括形 成在硅衬底上的栅介质层及形成在所述栅介质层上的栅电极；
[0032] 娃衬底中预定形成源极及漏极的区域具有sigma形凹槽，所述sigma形凹槽内填 充有压应力材质或拉应力材质，在娃衬底表面上，所述sigma形凹槽的开口尺寸大于所述 相邻侧墙之间的间距。
[0033] 可选地，所述sigma形凹槽中，深入沟道中的尖端与所述述栅极结构的坚直边沿 的距离范围为_5nm~5nm。
[0034] 可选地，所述sigma形凹槽中，深入沟道中的尖端距离所述硅衬底表面的深度范 围为5nm~20nm。
[0035] 可选地，所述sigma形凹槽的深度范围为50nm~lOOnm。
[0036] 可选地，所述sigma形凹槽内填充的压应力材质为硅锗，所述M0S晶体管为PM0S 晶体管。
[0037] 可选地，所述sigma形凹槽内填充的拉应力材质为碳化硅，所述M0S晶体管为NMOS 晶体管。
[0038] 与现有技术相比，本发明的技术方案具有以下优点：1)为提高M0S晶体管的载流 子迁移速率，本发明在源漏区形成sigma形凹槽时，通过控制碗状凹槽的开口处的尺寸，使 其大于相邻栅极结构的侧墙之间的尺寸，换言之，通过控制碗状凹槽的开口尽可能大，进而 使得该碗状凹槽经腐蚀所形成的sigma形凹槽的开口尺寸也较大，从而源漏区填充的压应 力材质或拉应力材质较多，进而对沟道施加的拉应力或压应力较大，载流子迁移速率较快。
[0039] 2)可选方案中，实现制作开口尺寸大于相邻栅极结构的侧壁的碗状凹槽有两种方 案，a)先以相邻的栅极结构及侧墙为掩膜，各向异性干法刻蚀在硅衬底中预定形成源极及 漏极的区域形成坚直凹槽；后采用氧化剂与HF酸的混合溶液各向同性湿法腐蚀该坚直凹 槽形成碗状凹槽；b)先以相邻的栅极结构及侧墙为掩膜，采用氧化剂与HF酸的混合溶液各 向同性湿法腐蚀在硅衬底中预定形成源极及漏极的区域形成U形凹槽；后各向异性干法刻 蚀该U形凹槽形成碗状凹槽。对于a)方案，在硅衬底表面上，先形成的坚直凹槽的开口尺 寸与相邻侧壁之间的距离相等，后经由该坚直凹槽，一边各向同性氧化暴露出的硅，一边去 除氧化所产生的含硅氧化物，由于后者步骤为各向同性腐蚀，因而可以将坚直凹槽的开口 扩大，此外，由于溶液对尖角的腐蚀速率较快，因而坚直凹槽的尖角也逐渐变平滑，坚直凹 槽变为碗状凹槽。对于b)方案，由于先形成的U形凹槽通过一边各向同性氧化暴露出的硅， 一边去除氧化所产生的含硅氧化物，因而在硅衬底表面上，所形成的U形凹槽的开口尺寸 大于相邻侧壁之间的间距，此外，由于侧墙之间的间距大于各向同性腐蚀在垂直半导体衬 底表面方向上的深度，因而形成的U形凹槽为扁平状，通过各向异性干法刻蚀后呈现碗状。
【附图说明】
[0040] 图1至图4是本发明一个实施例中PM0S晶体管在制作过程中的剖视图；
[0041] 图5是图4中的sigma形凹槽的放大结构示意图；
[0042] 图6是制作完毕的PM0S晶体管的剖视图；
[0043] 图7是本发明另一个实施例中PM0S晶体管在一个制作阶段的剖视图。
【具体实施方式】
[0044] 如【背景技术】中所述，现有的嵌入式M0S晶体管的载流子迁移速率仍较慢，针对上 述问题，本发明通过提高源漏区所填入的压应力材质或拉应力材质的填入量，从而提高对 沟道所施加的拉应力或压应力。具体地，通过扩大预定形成源漏区的碗状凹槽的开口处的 尺寸，使其大于相邻侧壁之间的间距，进而使得其后形成的sigma形凹槽开口处的尺寸也 较大。
[0045] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0046] 图1至图4是本发明的一个实施例中PM0S晶体管在制作过程中的剖视图，图5是 图4中的sigma形凹槽的放大结构示意图；图6是制作完毕