Nldmos器件及工艺方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别涉及一种NLDMOS器件。本发明还涉及所述NLDMOS器件的工艺方法。
【背景技术】
[0002]700V LDM0S既具有分立器件高压大电流特点，又吸取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化，智能化，低能耗的发展方向。
[0003]击穿电压和导通电阻是衡量700V器件的关键参数。横向SJ(super junct1n超级结)采用可以改善它的关键性能。常见的700V SJ NLDMOS器件结构如图1所示，图中P型衬底101中有N型深阱102，N型深阱102中还具有P型深阱105。其俯视平面图如图2所示，图中P型深阱105是呈多条平行沟槽状位于N型深阱102中，P阱105间隔排列，形成N柱和P柱相互耗尽，实现高的击穿电压和低的导通电阻。
[0004]该结构存在的问题是:衬底的P型的杂质会导致N、P柱之间的电荷不平衡。
【发明内容】
[0005]本发明所要解决的技术问题是提供一种NLDMOS器件，工作电压700V，其具有较佳的击穿电压及导通电阻性能。
[0006]本发明所要解决的另一技术问题在于提供所述NLDMOS器件的工艺方法。
[0007]为解决上述问题，本发明所述的NLDMOS器件，在P型衬底上具有第一及第二N型深阱，第一N型深阱上具有场氧;第一N型深阱中还具有P型深阱，在俯视平面上，P型深阱呈多条平行沟槽状位于第一N型深阱中，形成P、N间隔排列的结构;所述第一深阱中含有NLDMOS器件的漏区，位于场氧的末端；
[0008]所述第二N型深阱中含有P阱，P阱中具有所述NLDMOS器件的源区；第二N型深阱靠近第一 N型深阱的部分覆盖栅氧化层和多晶硅栅极;所述器件表面具有金属连线将器件引出；
[0009]所述第一N型深阱下方的P型衬底中，还具有N型埋层。
[0010]所述N型埋层的杂质浓度与P型衬底浓度相比变化范围为± 15%。
[0011]本发明所述的NLDMOS器件的工艺方法，包含如下的工艺步骤:
[0012]步骤一，在P型衬底上通过离子注入形成第一及第二N型深阱；
[0013]步骤二，在第一 N型深阱通过光刻定义，离子注入形成P型深阱；
[0014]步骤三，光刻打开阱注入区域，在第一N型深阱下方离子注入形成N性埋层;第二 N型深阱中形成P阱，然后在第一N型深阱上方形成场氧；
[0015]步骤四，形成栅氧化层并淀积多晶硅，光刻及刻蚀形成多晶硅栅极，并在靠漏端的场氧上形成多晶硅场板；
[0016]步骤五，离子注入NLDMOS器件的源区及漏区，及在P阱中形成重掺杂P型区；
[0017]步骤六，淀积层间介质，刻蚀接触孔，淀积金属并刻蚀形成连线。
[0018]所述步骤三中，N型埋层的浓度与衬底的浓度相比变化范围为± 15 %。
[0019]本发明通过在第一N型深阱下方加入N型埋层，减缓或者抵消来自衬底的P型杂质影响，N型埋层杂质浓度与衬底浓度接近。在保持击穿电压BV不变的情况下，可以进一步地降低器件的导通电阻;或者在导通电阻不变的情况下，提高器件的击穿电压。
【附图说明】
[0020]图1是传统NLDMOS器件剖面图。
[0021 ]图2是传统NLDMOS器件俯视结构图。
[0022]图3?8是本发明工艺步骤示意图。
[0023]图9是本发明NLDMOS器件平面俯视图。
[0024]图10是本发明NLDMOS器件另一剖视结构图。
[0025]附图标记说明
[0026]101 — P型衬底，102—N型深阱，102a—N型埋层，103—场氧，104—P阱，105—P深讲，106一棚.氧化层，107一多晶娃(棚■极，场板)，108(108a—N型重惨杂区(漏端)，108b一N型重掺杂区(源端))，109—P型重掺杂区，110—层间介质，111一金属。
【具体实施方式】
[0027]本发明所述的NLDMOS器件如图8所示，在P型衬底101上具有第一及第二N型深阱102(注:用同一附图标记102表示，图中包含P型深阱105的为第一N型深阱，包含P阱104的为第二 N型深阱)，第一 N型深阱上具有场氧103;第一 N型深阱中还具有P型深阱105，在俯视平面上，P型深阱105呈多条平行沟槽状位于第一N型深阱中，形成P、N间隔排列的结构;所述第一深阱中含有NLDMOS器件的漏区108a，位于场氧103的末端；
[0028]所述第二N型深阱中含有P阱104，P阱104中具有所述NLDMOS器件的源区108b;第二N型深阱靠近第一 N型深阱的部分覆盖栅氧化层106和多晶硅栅极107(注:场氧上的场板利用栅极多晶硅同步刻蚀形成，使用相同的附图标记107);所述器件表面具有金属连线111将器件引出；
[0029]所述第一 N型深阱下方的P型衬底101中，还具有N型埋层102a A型埋层102a的杂质浓度与P型衬底浓度相比变化范围为±15%。
[0030]如图9所示，是本发明NLDMOS器件的俯视平面图，图中显示了两条剖线cutl及cut2。其中图8是图9中沿cutl线剖视所示的结构，剖视的位置处于P柱，能看到P型深阱105。图10是图9总沿cut2线剖视所示的结构，剖视的位置处于N柱，S卩N型深阱102。
[0031]本发明在P型深阱的下方形成N型埋层，减缓或者抵消衬底的P型杂质的影响。
[0032]本发明所述的NLDMOS器件的工艺方法，包含如下的工艺步骤:
[0033]步骤一，在P型衬底101上通过离子注入形成第一及第二 N型深阱。如图3所示。
[0034]步骤二，在第一 N型深阱102通过光刻定义，离子注入形成P型深阱105;如图4所示。
[0035]步骤三，光刻打开阱注入区域，在第一 N型深阱下方离子注入形成N型埋层102a;N型埋层的浓度与衬底的浓度接近。第二 N型深阱中形成P阱104，然后在第一 N型深阱上方形成场氧103;如图5所示。
[0036]步骤四，形成栅氧化层106并淀积多晶硅，光刻及刻蚀形成多晶硅栅极107，并在靠漏端的场氧103上形成多晶硅场板107(与多晶硅栅极使用相同的附图标记)。如图6所示。
[0037]步骤五，离子注入NLDMOS器件的源区及漏区，及在P阱中形成重掺杂P型区。如图7所示，图中108a为漏区，108b为源区，109为重掺杂P型区，将P阱104引出。
[0038]步骤六，淀积层间介质110，刻蚀接触孔，淀积金属并刻蚀形成连线111。器件完成，如图8所示。
[0039]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种NLDMOS器件，在P型衬底上具有第一及第二N型深阱，第一N型深阱上具有场氧；第一N型深阱中还具有P型深阱，在俯视平面上，P型深阱呈多条平行沟槽状位于第一N型深阱中，形成P、N间隔排列的结构;所述第一深阱中含有NLDMOS器件的漏区，位于场氧的末端； 所述第二 N型深阱中含有P阱，P阱中具有所述NLDMOS器件的源区；第二 N型深阱靠近第一 N型深阱的部分覆盖栅氧化层和多晶硅栅极;所述器件表面具有金属连线将器件引出；其特征在于: 所述第一 N型深阱下方的P型衬底中，还具有N型埋层。2.如权利要求1所述的NLDMOS器件，其特征在于:所述N型埋层的杂质浓度与P型衬底浓度相比变化范围为±15%。3.制造如权利要求1所述的NLDMOS器件的工艺方法，其特征在于:包含如下的工艺步骤: 步骤一，在P型衬底上通过离子注入形成第一及第二 N型深阱； 步骤二，在第一 N型深阱通过光刻定义，离子注入形成P型深阱； 步骤三，光刻打开阱注入区域，在第一 N型深阱下方离子注入形成N性埋层；第二 N型深阱中形成P阱，然后在第一N型深阱上方形成场氧； 步骤四，形成栅氧化层并淀积多晶硅，光刻及刻蚀形成多晶硅栅极，并在靠漏端的场氧上形成多晶娃场板； 步骤五，离子注入NLDMOS器件的源区及漏区，及在P阱中形成重掺杂P型区； 步骤六，淀积层间介质，刻蚀接触孔，淀积金属并刻蚀形成连线。4.如权利要求1所述的NLDMOS器件的工艺方法，其特征在于:所述步骤三中，N型埋层的杂质浓度与衬底的浓度相比变化范围为±15%。
【专利摘要】本发明公开了一种NLDMOS器件，在P型衬底上具有第一及第二N型深阱，第一N型深阱上具有场氧；第一N型深阱中还具有P型深阱，在俯视平面上，P型深阱呈多条平行沟槽状位于第一N型深阱中，形成P、N间隔排列的结构；所述第一深阱中含有NLDMOS器件的漏区，位于场氧的末端；所述第二N型深阱中含有P阱，P阱中具有所述NLDMOS器件的源区；第二N型深阱靠近第一N型深阱的部分覆盖栅氧化层和多晶硅栅极；所述器件表面具有金属连线将器件引出；所述第一N型深阱下方的P型衬底中，还具有N型埋层。本发明通过N型埋层减缓或消除P型衬底的杂质的影响，在保持击穿电压BV不变的情况下，可以进一步地降低器件的导通电阻。本发明还公开了所述NLDMOS器件的工艺方法。
【IPC分类】H01L29/06, H01L21/336, H01L29/78
【公开号】CN105448995
【申请号】CN201511026758
【发明人】刘冬华, 段文婷, 钱文生, 胡君, 石晶
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年3月30日
【申请日】2015年12月31日