多晶硅薄膜晶体管元件及其制作方法
【专利说明】多晶硅薄膜晶体管元件及其制作方法 【技术领域】
[0001] 本发明是关于一种多晶硅薄膜晶体管元件及其制作方法，尤指一种具有高电子迀 移率(mobi1ity)的多晶娃薄膜晶体管元件及其制作方法。 【【背景技术】】
[0002]低温多晶娃（lowtemperaturepolycrystallinesilicon,LTPS)薄膜晶体管元 件由于具有较高电子迀移率(mobility)的特性，因此理论上具有较非晶娃（amorphous silicon)薄膜晶体管元件更佳的电性表现。然而，由于低温多晶硅薄膜晶体管元件的制程 较为复杂，其相较于非晶娃薄膜晶体管元件而要更多道的光刻暨蚀刻(photolithography andetching,PEP)制程，因此不仅制作成本较高，且良率也会下降。 【
【发明内容】
】
[0003]本发明的目的的一在于提供一种多晶硅薄膜晶体管元件及其制作方法，以简化制 程步骤及制作成本并提升电子迀移率与元件特性。
[0004]本发明的一实施例提供一种制作多晶硅薄膜晶体管元件的方法，包括下列步骤。 提供基板，并形成具有多个掺质的缓冲层于基板上。形成非晶硅层于具有掺质的缓冲层上。 进行热制程，将非晶硅层多晶化以转换成多晶硅层，并同时将缓冲层内的一部分的掺质向 外扩散至多晶硅层内以调整起始电压。图案化多晶硅层，以形成有源层。形成栅极绝缘层于 有源层上。形成栅极于栅极绝缘层上。形成源极掺杂区与漏极掺杂区于有源层内。
[0005]本发明的另一实施例提供一种多晶硅薄膜晶体管元件，设置于基板上。多晶硅薄 膜晶体管元件包括缓冲层、多晶硅层、栅极绝缘层与栅极。缓冲层设置于基板上，且缓冲层 内具有多个掺质。多晶硅层设置于缓冲层上，其中，多晶硅层包括通道、源极掺杂区以及漏 极掺杂区，且源极掺杂区与漏极掺杂区分别位于通道的两侧。栅极绝缘层设置于多晶硅层 上。栅极设置于栅极绝缘层上并对应于多晶硅层的通道。 【【附图说明】】
[0006]图1绘示了本发明的制作多晶硅薄膜晶体管元件的方法流程图。 图2至图8绘示了本发明的第一实施例的制作多晶硅薄膜晶体管元件的方法示意图。 图9绘示本发明的一实施例的制作显示面板的示意图。 图10与图11绘示了本发明的第二实施例的制作多晶硅薄膜晶体管元件的方法示意图。 图12绘示对照实施例的多晶硅薄膜晶体管元件的漏极电流-栅极电压关系图及电子迀 移率-栅极电压关系图。 图13绘示本发明的第一样本的多晶硅薄膜晶体管元件的漏极电流-栅极电压关系图及 电子迀移率-栅极电压关系图。 图14绘示本发明的第二样本的多晶硅薄膜晶体管元件的漏极电流-栅极电压关系图及 电子迀移率-栅极电压关系图。 【符号说明】
[0007]1,2 多晶硅薄膜晶体管元件30 基板 32 缓冲层 32B 底缓冲层 32B1 第一底缓冲层 32B2 第二底缓冲层 32B3 第三底缓冲层 32T 顶缓冲层 34 掺质 37 激光光束 36 非晶硅层 38 多晶硅层 381 有源层 38C 通道 38S 源极掺杂区 38D 漏极掺杂区 38L 轻掺杂区 40 栅极绝缘层 42G 栅极 44 层间介电层 441 第一层间介电层 442 第二层间介电层 46S 源极电极 46D 漏极电极 48 保护层 PE 像素电极 50 基板 CE 共通电极 52 显示介质层 100 显示面板 【【具体实施方式】】
[0008]为使熟悉本发明所属技术领域的一般技艺者能更进一步了解本发明，下文特列举 本发明的较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。 [0009]请参考图1。图1绘示了本发明的制作多晶硅薄膜晶体管元件的方法流程图。如图1 所示，本发明的制作多晶硅薄膜晶体管元件的方法包括下列步骤。
[0010]步骤10:提供基板。
[0011] 步骤12:形成具有多个掺质的缓冲层于基板上。
[0012] 步骤14:形成非晶硅层于具有掺质的缓冲层上。
[0013]步骤16:进行热制程，将非晶硅层多晶化以转换成多晶硅层，并同时将缓冲层内的 一部分的掺质向外扩散至多晶硅层内以调整起始电压。
[0014]步骤18:图案化多晶硅层以形成有源层。
[0015]步骤20:形成栅极绝缘层于有源层上。
[0016]步骤22:形成栅极于栅极绝缘层上。
[0017]步骤24:形成源极掺杂区与漏极掺杂区于有源层内。
[0018]请继续参考图2至图8,并一并参考图1。图2至图8绘示了本发明的第一实施例的制 作多晶硅薄膜晶体管元件的方法示意图。如图2所示，首先提供基板30。基板30可包括透明 基板例如玻璃基板、塑胶基板、石英基板、蓝宝石基板或其它适合基板，且基板30可选用硬 质基板或可挠式基板。接着，形成具有多个掺质34的缓冲层32于基板30上。在本实施例中， 缓冲层32为单层结构缓冲层，且其材料可包括无机绝缘材料例如氧化硅，但不以此为限。缓 冲层32的材料也可包括氮化硅、氮氧化硅或其它适合的无机或有机绝缘材料。在其它实施 例中，缓冲层32可为多层堆叠结构缓冲层。缓冲层32可利用沉积制程例如化学气相沉积 (CVD)制程、物理气相沉积(PVD)或其它适合的沉积制程形成。此外，本实施例的方法可包括 于形成缓冲层32的沉积制程中同时通入包含掺质34的气体，以于缓冲层32内形成掺质34， 也就是说，缓冲层32与掺质34可于同一反应室内一并形成。缓冲层32内的掺质34可包括P型 掺质例如硼离子或N型掺质例如磷离子，在此状况下，通入反应室的气体可为包含硼离子或 磷离子的气体，但不以此为限。此外，在一变化实施例中，缓冲层32与掺质34钆可分别加以 制作，亦即可先进行沉积制程以于基板30上沉积缓冲层32,接着再进行离子布植制程以于 缓冲层32内形成掺质34。在本实施例中，缓冲层32内的掺质34的掺杂浓度例如可介于8xl014 至4xl015at〇m/Cm3之间，但不以此为限。掺质34的掺杂浓度可视多晶硅薄膜晶体管元件的起 始电压规格与热制程的不同而加以变更。此外，掺质34在缓冲层32内可为均匀分布、或大部 分分布在靠近缓冲层32的表面的区域，或为梯度分布。
[0019]如图3所示，接着形成非晶硅层36于具有掺质34的缓冲层32上。非晶硅层36可利用 沉积制程例如化学气相沉积(CVD)制程、等离子增强化学气相沉积(PECVD)制程或其它适合 的沉积制程形成。
[0020] 如图4所示，随后进行热制程，将非晶硅层36多晶化以转换成多晶硅层38,并同时 将缓冲层32内的一部分的掺质34向外扩散至多晶硅层38内以调整起始电压。本实施例的方 法可为制作低温多晶硅薄膜晶体管元件的方法，其中，热制程可包括准分子激光退火 (ExcimerLaserAnnealing，ELA)制程，其利用激光光束37以扫描方式依序对不同位置的 非晶硅层36进行多晶化，以使非晶硅重新排列成多晶硅。在一变化实施例中，热制程也可包 括固相结晶化(SolidPhaseCrystallization,SPC)制程或其它适合的热制程。在准分子 激光退火制程中，缓冲层32也会受到激光光束37的照射而受热而使得一部分的掺质34扩散 至多晶硅层38内而使得多晶硅层38形成掺杂，达到调整起始电压的作用。值得说明的是，当 缓冲层32内的掺质34扩散至多晶硅层38时，缓冲层32可能具有粗糙表面，且缓冲层32会形 成多孔(porous)缓冲层，其中，此时，热制程后的缓冲层32的掺质34的掺杂浓度会小于热制 程前的缓冲层32的掺质34的掺杂浓度。在此状况下，在经过激光光束37的照射后，热能会蓄 积在缓冲层3 2的粗糙表面与孔洞内而使得多晶硅层3 8内的多晶硅的晶界尺寸（graiη boundarysize)加大（S卩多晶娃的管芯变大）而可优化晶种成长。也就是说，本实施例的热 制程可以同时对非晶硅层36进行多晶化，以及一并对多晶硅层38进行掺杂以调整起始电 压。此外，相较于分别利用离子布植制程直接对多晶硅层38进行掺杂的方式以及利用热制 程对非晶硅层36进行多晶化的方式，本实施例利用缓冲层32内的掺质34对多晶硅层38进行 掺杂的作法不仅只需要一道热制程即可达到调整起起电压及多晶化的作用，且缓冲层32内 的孔洞更可发挥蓄积热能的作用使得多晶硅层38内的多晶硅的晶界尺寸加大而可优化晶 种成长，而可有助于提升电子迀移率。
[0021] 另外，为了进一步改善准分子激光退火制程的结晶化能力，本实施例的缓冲层32 的厚度与折射率以及准分子激光的波长之间可以符合下式(1)的关系。 2nd=mA ⑴
[0022] 其中η是缓冲层32的折射率，d是缓冲层32的厚度，λ是准分子激光的波