在基板上从不同材料形成鳍的方法
【专利说明】在基板上从不同材料形成鳍的方法
[0001 ] 公开领域
[0002]本公开涉及在基板上从不同材料形成鳍的方法，并涉及具有从不同材料形成的鳍的基板，并且更具体而言涉及在多层基板上形成鳍的方法，其中一些鳍从该基板的第一层材料形成，并且一些鳍从该基板的第二层材料形成，并且涉及具有此类鳍的基板。
【背景技术】
[0003]FinFET器件包括可以被用来形成finFET晶体管的沟道的多个鳍。有时期望从不同材料形成鳍。例如，可能期望从III族-V族材料(例如，砷化铟或者铟镓砷化物)形成一些鳍，从锗形成另一组鳍，以及任选地，形成第三组硅鳍。为了从不同材料形成鳍，迄今需要为硅层上的特定的鳍材料层形成恰适的缓冲层以提供要在上面生长给定类型材料的合适基板。当鳍都是形成自相同材料时，这相对简单。然而，从两种或三种不同材料形成鳍要求两个或三个缓冲层，并且这使得基板制造工艺复杂化。因此会期望用高效的方式从不同材料产生鳍。
[0004]概述
[0005]示例性实施例包括形成不同材料的鳍的方法。该方法包括提供包括带顶面的第一材料层的基板，掩模该基板的第一部分以形成掩模而保留该基板的第二部分暴露，并且在该第二部分处蚀刻第一开口。该方法还包括在该开口中形成第二材料的基体达到第一材料层的顶面的水平，移除该掩模以及在第一部分处形成第一材料的鳍并且在第二部分处形成第二材料的鳍。
[0006]另一实施例包括具有由至少两种不同材料形成的鳍的finFET器件。该器件包括具有带顶面的第一层的基板以及在第一层顶面上的第一氧化物层。第一氧化物层具有顶面，且第一氧化物层覆盖了第一层的第一部分但是不覆盖第一层的第二部分。材料第一基体体被形成在第一层的第二部分处，并且该材料第一基体具有与第一氧化物层的顶面齐平的顶面。第一组鳍由第一材料形成在第一氧化物层上，并且由第二材料形成的第二组鳍形成在该材料第一基体上。
[0007]附加的实施例包括形成不同材料的鳍的方法。该方法包括提供包括第一材料层、在第一材料层上的第一氧化物层、在第一氧化物层上的第二材料层、以及在第二材料层上的第二氧化物层的基板。该基板还包括在第二氧化物层上的第三材料层，并且该第三材料层具有形成该基板的顶面的顶面。该方法还包括在该基板上的第一位置处蚀刻第一开口，该第一开口穿过第三材料层并且穿过第二氧化物层到达第二材料层；以及在第一开口中形成第二材料基体达到该基板的顶面的水平。该方法还包括在该基板上的第二位置处蚀刻第二开口，该第二开口穿过第三材料层、第二氧化物层、第二材料层和第一氧化物层到达第一材料层；以及在第二开口中形成第一材料基体达到该基板的顶面的水平。此外，该方法包括在第一位置处形成包括第二材料的第一鳍，在第二位置处形成包括第一材料的第二鳍以及在第三位置处形成包括第三材料的第三鳍。
[0008]另一个实施例包括形成不同材料的鳍的方法。该方法包括提供包括带顶面的第一材料层的基板的步骤，掩模该基板的第一部分以形成掩模而保留该基板的第二部分暴露的步骤，以及在该第二部分处蚀刻第一开口的步骤。该方法还包括在该开口中形成第二材料基体达到第一材料层的顶面的水平的步骤，移除该掩模的步骤，以及在第一部分处形成第一材料的鳍并且在第二部分处形成第二材料的鳍的步骤。
[0009]附加的实施例包括具有由至少两种不同材料形成的鳍的finFET器件。该器件包括具有带顶面的第一层的基板以及在第一层顶面上的第一氧化物层，该第一氧化物层具有顶面。第一氧化物层覆盖了第一层的第一部分且并不覆盖第一层的第二部分。材料第一基体被形成在第一层的第二部分处，该材料第一基体具有与第一氧化物层的顶面齐平的顶面。提供了用于形成半导体器件的第一部分的第一鳍装置，并且提供了用于形成半导体器件的第二部分的第二鳍装置。
[0010]另一个实施例包括形成不同材料的鳍的方法。该方法包括提供包括第一材料层、在第一材料层上的第一氧化物层、在第一氧化物层上的第二材料层、在第二材料层上的第二氧化物层以及在第二氧化物层上的第三材料层的基板的步骤。第三材料层具有形成该基板的顶面的顶面。该方法还包括在基板上的第一位置处蚀刻第一开口的步骤，该第一开口穿过第三材料层并且穿过第二氧化物层到达第二材料层；以及在第一开口中形成第二材料基体达到该基板的顶面的水平的步骤。该方法还包括在基板上的第二位置处蚀刻第二开口的步骤，该第二开口穿过第三材料层、第二氧化物层、第二材料层和第一氧化物层到达第一材料层；以及在第二开口中形成第一材料基体达到该基板的顶面的水平的步骤。此外，该方法包括在第一位置处形成包括第二材料的第一鳍的步骤，在第二位置处形成包括第一材料的第二鳍的步骤以及在第三位置处形成包括第三材料的第三鳍的步骤。
[0011]附图简述
[0012]给出附图以帮助对本发明实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。
[0013]图1-8是根据第一实施例的图示地示出不同工艺阶段期间的晶片的立面视图。
[0014]图9-15是根据第二实施例的图示地示出诸工艺阶段期间的晶片的立面视图。
[0015]图16-23是根据第三实施例的图示地示出诸工艺阶段期间的晶片的立面视图。
[0016]图24-31是根据第四实施例的图示地示出诸工艺阶段期间的晶片的立面视图。
[0017]图32-45是根据第五实施例的图示地示出诸工艺阶段期间的晶片的立面视图。
[0018]图46-52是根据第六实施例的图示地示出诸工艺阶段期间的晶片的立面视图。
[0019]图53是解说根据一实施例的方法的流程图。
[0020]图54是解说根据另一个实施例的方法的流程图。
[0021]图55是其中可使用本公开的实施例的示例性无线通信系统的示意图。
[0022]详细描述
[0023]本发明的各方面在以下针对本发明具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免煙没本发明的相关细节。
[0024]措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“本发明的各实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。
[0025]本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
[0026]此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本发明的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文描述的每个实施例，任何此类实施例的对应形式可在本文中被描述为例如被配置成“执行所描述的动作的逻辑”。
[0027]图1是包括具有顶面104的硅层102的基板100。在图2中，具有顶面202的氮化物硬掩模已被应用到基板100的第一部分204，而保持基板100的第二部分206不被掩盖。在图3中，蚀刻工艺已在基板的未被掩盖的第二部分206处形成基板100中的开口 300。图4示出了生长在基板100上或者以其他方式形成在基板100上的开口 300中以及在氮化物硬掩模200的顶面202之上的硅锗(“SiGe”)层400。有益地，SiGe能够被直接生长在硅上而不形成单独的缓冲层。在图5中，SiGe层400已经被化学地和/