处理载体的方法、操作处理腔的方法和处理晶圆的方法
【技术领域】
[0001]多个实施例一般地涉及处理载体的方法、操作等离子体处理腔的方法和处理半导体晶圆的方法。
【背景技术】
[0002]通常，如用于制造集成电路的半导体处理可以包括各种技术中的多种处理，通常包括分层、图案化、掺杂和/或退火。用于在半导体处理期间从载体去除材料的处理可包括干法蚀刻，例如等离子体蚀刻、离子束研磨或反应离子蚀刻(RIE) ο等离子体处理，例如反应离子蚀刻，可在处理腔(如离子处理腔)内执行。可由等离子体形成气体(如气态蚀刻剂或反应气体)通过电感耦合等离子体(ICP)源或通过电容耦合等离子体(CCP)源提供等离子体。
【发明内容】
[0003]根据多个实施例，处理载体的方法可包括:在处理腔中通过蚀刻剂执行干法蚀刻处理以从载体去除第一材料；处理腔包括暴露的内表面，其包括铝且蚀刻剂包括卤素；以及随后，在处理腔内执行氢等离子体处理以从载体或处理腔的内表面中的至少一个去除第二材料。
【附图说明】
[0004]在附图中，不同视图中的相同参考标记一般指代相同部件。附图不一定按比例绘制，而通常为说明本发明的原理而加以强调。在下文描述中，本发明的各种实施例参考附图而被描述，其中:
[0005]图1示出用于蚀刻钛层和在蚀刻后去除抗蚀剂掩模的通常处理的示意流程图以及处理期间可能发生的化学反应；
[0006]图2示出根据各种实施例的处理载体的方法示意性流程图；
[0007]图3示出根据各种实施例的蚀刻钛层并在蚀刻后从载体去除抗蚀剂掩模的方法的示意性流程图和处理中可能发生的化学反应；
[0008]图4示出根据各种实施例的用于操作等离子体处理腔的方法的示意性流程图；
[0009]图5示出根据各种实施例的用于处理半导体晶圆的方法的示意性流程图；以及
[0010]图6示出根据各种实施例的等离子体处理腔的示意性侧视图或截面图。
【具体实施方式】
[0011]下文详细描述参考附图，附图通过说明方式显示了本发明可被在其中实践的具体细节和实施例。
[0012]词语“示例性”在此用于表示“作为示例、实例或说明”。本文作为“示例性”描述的任何实施例或设计相对其它实施例或示例不是必须构成优选的或有益的。
[0013]关于沉积材料形成在侧面或表面“之上”所使用的词语“之上”，在本文中可被用于表示沉积材料相对于所指的侧面和表面可“直接在上面”形成，如与所指的侧面和表面直接接触。关于沉积材料形成在侧面或表面“之上”所使用的词语“之上”，在本文中可被用于表示沉积材料相对于所指的侧面和表面可“间接在上面”形成，并且一个或多个额外的层被设置在所指的侧面或表面和沉积材料之间。
[0014]根据各种实施例，至少一个集成电路结构(或至少一个集成电路)可形成为在载体上或载体内中的至少一种。载体可为半导体载体，如半导体晶圆，如半导体衬底，或半导体工件，或者载体可以是任何适合的载体，包括由半导体材料制成的至少一个区域。
[0015]根据多个实施例，载体、集成电路和/或集成电路结构可以包括或可以被配置为提供下列中的至少一个:易处理集成电路、CMOS (互补金属氧化物半导体)集成电路、双极晶体管、场效应晶体管、二极管、IGBT和/或微机电系统(MEMS)，或其它组件或结构，例如芯片、存储器芯片、裸片、微处理或微控制器、存储器结构、电荷储存存储器、随机访问存储器、动态随机访问存储器、逻辑电路、集成电池结构、传感器、纳米传感器、集成收发器、微机械装置、微电子装置、纳米电子装置、电气电路、数字电路、模拟电路和基于半导体技术的任何其他电子装置。
[0016]在载体是晶圆的情况下，载体可包括多个集成电路结构或集成电路，其可从载体切割以提供分别包括至少一个集成电路结构或集成电路的多个裸片或芯片。
[0017]根据多个实施例，载体(如衬底、晶圆或工件)可由多种类型的半导体材料制造，或可包括多种类型的半导体材料制造，包括，例如，硅，锗，III至V族元素或其它类型，例如包括聚合物，而在其它实施例中，其它适合的材料可被使用。在实施例中，载体由(掺杂或未掺杂)的硅制成，在可选的实施例中，载体是绝缘体上硅(SOI)晶圆。可选地，任何其它适合的半导体材料可用于制作载体，例如半导体化合物材料，如砷化镓(GaAs)、磷化铟(InP)，以及任何适合的三元半导体化合物材料或四元半导体化合物材料，如铟镓砷(InGaAs)。根据各种实施例，载体可为薄或超薄衬底或晶圆，如具有厚度范围从约几微米至约几十微米，如范围从约5 μ m至约50 μ m，如具有厚度小于约100 μ m或小于约50 μ m。根据各种实施例，载体可以包括SiC (碳化硅)或可以为碳化硅载体、碳化硅衬底、碳化硅晶圆或碳化硅工件。
[0018]由于可以存在用于在载体上制造集成电路结构或集成电路、通常以顺序执行的用于半导体处理的许多独立处理(如用于处理载体或用于处理半导体晶圆)，因此在整体制造处理中，几个基本制造技术可能被使用至少一次。下文描述的基本技术应被理解为说明性示例，该技术可以被包括在本文描述的处理中。示例性描述的基本技术并不须要被解释为相对于其它技术或方法是优选或有利的，这是因为它们仅用于说明本发明的一个或多个实施例可如何实施。为了简明起见，示例性描述的基本技术的说明可以仅为简短概述而不应当被理解为详尽说明。
[0019]根据各种实施例，一般来说，层(也称为膜或薄膜)可以采用沉积技术被沉积在表面之上(如载体上，晶圆上，衬底上，其它层上，多个结构元件上等)，沉积技术可包括化学气相沉积(CVD，或CVD处理)和/或物理气相沉积(PVD，或PVD处理)。根据其具体功能，沉积层的厚度范围可在几纳米上至几微米。
[0020]根据各种实施例，取决于沉积层自身的特定功能，(形成或提供的)沉积层可以包括电绝缘材料、半导电材料和/或导电材料中的至少一种。根据多个实施例，导电材料，例如招、招-娃合金、招-铜合金、铜、镍络铁合金(镍、络和/或铁的合金)、妈、钛、氮化钛、钼、铂、金、碳(石墨)等，可使用CVD处理或PVD处理被沉积。根据各种实施例，半导材料，例如硅(如硅，多晶体硅(也称为多晶硅)，或非晶硅)、锗、半导体化合物材料，如砷化镓(GaAs)，磷化铟(InP)或铟镓砷(InGaAs)可使用CVD处理沉积。绝缘材料，例如氧化硅、氮化硅、氮氧化硅、金属氧化物(如氧化铝)、有机化合物、聚合物(等)可使用CVD处理或PVD处理沉积。根据各种实施例，这些处理的修改可如下文被采用。
[0021]根据多个实施例，化学气相沉积处理(CVD处理)可包括多种变型，例如常压CVD (APCVD)、低压CVD (LPCVD)、超高真空CVD (UHVCVD)，等离子体增强CVD (PECVD)、高密度等离子体CVD (HDPCVD)、远程等离子体增强CVD (RPECVD)、原子层CVD (ALCVD)、气相外延(VPE)、金属有机CVD (MOCVD)、混合物理CVD (HPCVD)等。根据各种实施例，可以使用LPCVD沉积多晶硅、氧化硅、氮化硅等，而可以使用LPCVD沉积钼、钽、钛、镍、钨等。
[0022]根据各种实施例，物理气相沉积可包括多种变型，例如溅射(也称为溅射沉积)、磁控管溅射(也称为磁控管溅射沉积)、反应磁控溅射(也称为反应磁控溅射沉积)、高功率脉冲磁控溅射(也称为高功率脉冲磁控溅射沉积)、真空蒸发、分子束外延(MBE)等。
[0023]根据各种实施例，在半导体技术中，图案化处理可以用于处理载体或用于处理半导体晶圆，如用于制造集成电路结构。根据各种实施例，图案化处理可以包括去除表面层的所选择的部分或去除材料的所选择的部分。在表面层可被部分地去除后，图案(或图案化层或图案化表面层)可保留在下层结构上(如图案可保留在载体上)。由于可以包括多个处理，因此根据各种实施例，存在多种可能性