制造半导体器件的方法和半导体器件的制作方法
【技术领域】
[0001] 本说明书涉及制造半导体器件的方法和半导体器件。
【背景技术】
[0002] 通常应用于汽车和工业电子设备的MOS功率晶体管或MOS功率器件，应具有低导 通电阻00。在断态，期望高击穿电压以承受源极-漏极电压。例如，在开关断开时典型 的MOS功率晶体管应承受几十到几百伏的漏极至源极电压V ds。再例如，MOS功率晶体管在 约2至20V的栅极-源极电压下以低压降Vds传导可高至几百安培的非常大的电流。
[0003] 根据普遍采用的技术，横向MOS晶体管被采用，其包括漏极延伸区域或基于所谓 的降低表面电场概念。根据降低表面电场概念，在断态中电荷通过布置在漂移区域下方的 掺杂部分移除。可选地，该掺杂部分可被实施为布置在漂移区域上且与漂移区域绝缘的电 极。为了进一步降低R cin和寄生电容，正在探索实施晶体管的新的感念。此外，制造这种晶 体管的新的方法已被研发。
【发明内容】
[0004] 本发明的目的是提供制造晶体管的改进的方法。此外，提供改进的晶体管也是目 的。
[0005] 根据本发明，上述目标通过独立权利要求要求的主题实现。优选实施例限定在从 属权利要求中。
【附图说明】
[0006] 提供附图以帮助进一步理解本发明的实施例，其被并入并构成说明书的一部分。
【附图说明】本发明的实施例并结合说明书用于解释原理。通过参考下文详细描述将更好地理 解本发明的其他实施例和诸多潜在改进，因此其将更加显而易见。附图的元素未必要地相 对彼此成比例。相同附图标记指代相应的相同部分。
[0007] 图IA示出根据实施例的半导体器件的示例的平面图；
[0008] 图IB示出图IA所示的半导体器件的截面图；
[0009] 图IC示出图IA所示的半导体器件的另一截面图；
[0010] 图ID示出沿与图IB的截面图的方向垂直的方向截面的依照实施例的半导体器件 的截面图；
[0011] 图IE示出沿与图IB的截面图的方向垂直的方向截面的半导体器件的另一截面 图；
[0012] 图2A至2J显示在执行制造方法的处理方法时半导体衬底的截面图；
[0013] 图3A至3C说明制造方法的修改；
[0014] 图4A说明根据实施例的一般方；以及
[0015] 图4B说明根据另一实施例的一般方法。
【具体实施方式】
[0016] 参考附图给出下文详细描述，该附图作为说明书的一部分并以说明方式说明本发 明所实施的特定实施例。由此，方向术语，如"顶部"、"底部"、"前部"、"背部"、"首部"、"尾 部"等参考附图的朝向被描述。由于本发明的实施例的元件可以若干不同朝向放置，方向术 语仅用于说明目的而不作为限制。应理解可采用其它实施例并且可进行结构或逻辑改变而 不背离权利要求限定的范围。特别地，下文描述的实施例的元件可与不同实施例的元件组 合。
[0017] 下文使用的术语"晶片"、"衬底"或"半导体衬底"可包括具有半导体表面的基于 半导体的结构。晶片和结构应理解为包括硅、绝缘体上硅（SOI)、蓝宝石上硅（SOS)、掺杂和 非掺杂半导体、由基础半导体基体支承的硅外延层以及其它半导体结构。半导体不必须是 硅基的。半导体也可为硅-锗、锗或砷化镓。根据本发明的实施例，一般碳化硅（SiC)或氮 化锗（GaN)是半导体衬底材料的进一步示例。
[0018] 本说明书中使用的术语"横向"和"水平"意图描述平行于半导体衬底或半导体基 体的第一表面的朝向。其可为例如晶片或管芯的表面。
[0019] 本说明书中使用的术语"垂直"意图描述垂直于半导体衬底或半导体基体的第一 表面设置的朝向。
[0020] 附图和说明书通过在掺杂类型"η"或"p"旁指示或" + "来说明相对的掺杂 浓度。例如，"η_"表示掺杂浓度低于"η"掺杂区域的掺杂浓度，而"η+"表示掺杂浓度高于 "η"掺杂区域的掺杂浓度。相同相对掺杂浓度的掺杂区域未必要地具有相同的绝对掺杂浓 度。例如，两个不同的"η"掺杂区域可具有相同或不同的绝对掺杂浓度.在附图和说明书 中，为便于理解，通常掺杂部分被指示为"Ρ"或"η"掺杂。如可被清楚理解，该指示并不意 图限制。只要能够实现描述的功能性，掺杂类型可是任意的。此外，在全部实施例中，掺杂 类型可被颠倒。
[0021] 本发明涉及半导体部分被掺杂有"第一"和"第二"导电类型的掺杂。第一导电 类型可为P型而第二导电类型可为η型，反之亦然。如一般已知，取决于掺杂类型或源极 和漏极区域的极性，绝缘栅极场效应晶体管（IGFET)，如金属氧化物半导体场效应晶体管 (MOSFET)可为η沟道或ρ沟道M0SFET。例如，在η沟道MOSFET中，源极和漏极区域掺杂有 η型掺杂剂。在ρ沟道MOSFET中，源极和漏极区域掺杂有ρ型掺杂剂。如应被清楚理解，在 本说明书的上下文中，掺杂类型可被交换。如果特定电流路径使用方向性语言被描述，该描 述仅应理解为指示路径，而不是电流的极性，即电流是否从源极流向漏极，反之亦然。附图 可包括极性敏感元件，如二极管。如应被清楚理解，这些极性敏感元件的具体设置作为示例 给出并可被反相以实现描述的功能性，这取决于第一导电类型表示η型或ρ型。
[0022] 如本说明书所采用，术语"耦合"和/或"电耦合"不表示元件必须被直接耦合到 一起，可在"耦合"或"电耦合"的元件之间设置反相元件。术语"电连接"意图描述电连接 在一起的元件之间的低欧姆电连接。
[0023] -般地，为图案化材料层，可使用光刻方法，其中可提供适当的光致抗蚀剂材料。 使用适当的光掩模图案化光刻光致抗蚀剂材料。在后续处理步骤器件，图案化光致抗蚀剂 层可被用作掩模。例如，通常，硬掩模层或由适当材料制作的层，如氮化硅、多晶硅或碳，可 被设置在将被图案化的材料层上。例如使用蚀刻处理将硬掩模层光刻图案化。将图案化的 硬掩模层作为蚀刻掩模，将材料层图案化。
[0024] 如本文使用，术语"具有"、"含有"、"包含"、"包括"等开放性术语指示存在陈述的 元件或特征，单不排除额外的元件或特征。除非文中有清楚说明，定语"一"、"该"和"所述" 意图包括复数和单数。
[0025] 图IA示出依照一个实施例的半导体器件10的平面图，而图IB示出延线Ι-Γ的 半导体器件的截面图。
[0026] 图IA至IE所示的半导体器件包括源极区域201、漏极区域205、沟道区域220和 漂移区260。源极区域201、漏极区域205和漂移区260可掺杂有第一导电类型的掺杂剂， 例如η型掺杂剂。源极和漏极区域201，205的掺杂浓度可高于漂移区260的掺杂浓度。沟 道区域220设置在源极区域201和漂移区260之间。沟道区域220掺杂有第二导电类型的 掺杂剂，例如P型掺杂剂。漂移区260可设置在沟道区域220和漏极区域205之间。源极 区域201、沟道区域220、漂移区260和漏极区域205延第一水平方向，如X方向布置。
[0027] 当适当的电压施加到栅极电极210,形成在沟道区域220的沟道的导电性将被栅 极电压控制。栅极电极210通过绝缘栅极介电材料211，如氧化硅，与沟道区域220绝缘。 通过控制沟道区域220内形成的沟道的导电性，从源极区域201经由形成在沟道区域220 内的沟道和漂移区260流向漏极区域205的电流可被控制。
[0028] 源极区域201连接到源极接触202,如源极电极。漏极区域205连接到漏极接触 206,如漏极电极。源极接触202可电连接到源极端子232。漏极接触206可电连接到漏极 端子233。
[0029] 图IA所示的设置实施的半导体器件1包括晶体管200,其形成在具有第一主表面 110的半导体衬底100内。晶体管200还包括场板250,其相邻漂移区260设置。场板250 通过绝缘场介电层251，如场氧化物，与漂移区260绝缘。场板可电耦合到适当的端子，如源 极端子232。
[0030] 当开关导通，如通过施加适当的电压到栅极电极210,反转层形成在沟道区域220 和绝缘栅极介电材料211之间。相应地，晶体管200从源极区域201经由漂移区260至漏 极区域205处于导通状态。当晶体管200关断，没有导电沟道形成在沟道区域220和绝缘 栅极介电材料211的边界，由此没有电流流动。在关断状态，场板250耗尽漂移区260的电 荷载子，由此半导体器件阻断电压的特性被改善。在包括场板的半导体器件中，漂移区260 的掺杂浓度可被增加而与没有场板的器件相比不退化阻断电压特性。由于漂移区260的更 高掺杂浓度，导通电阻RdsJi-步降低导致改善的器件特性。
[0031] 如图IA说明，多个单晶体管单元并联连接。更具体地，晶体管单元的源极区域201 形成为共用源极区域并电连接到源极端子232。晶体管单元的漏极区域205形成为共用漏 极区域并电连接到漏极端子233。此外，单栅极电极210电连接到栅极端子234。
[0032] 图IB示出图IA中说明的半导体器件在I和Γ之间的截面图。I和Γ之间的方 向对应于第一方向。如所示，源极区域201从主表面110延伸至衬底100的深度方向，即