谐波抑制滤波电路的制作方法
【技术领域】
[0001]本发明涉及滤波电路，尤其涉及一种谐波抑制滤波电路。
【背景技术】
[0002]谐波抑制组件是通信系统中关键的部件，目前市场上的产品对谐波抑制一般采用同轴线或微带形式等，传统的滤波器往往体积都比较大，不能满足通信系统对器件小型化的要求。目前的谐波抑制组件存在诸如结构复杂、体积大、可靠性低等缺点，导致传统滤波器的结构难于加工、插损大、远端频谐波抑制差。
【发明内容】
[0003]有鉴于此，有必要提供一种具有谐波抑制性能好、体积小的滤波电路，以解决上述缺点。
[0004]本发明实施方式提供的一种谐波抑制滤波电路，设置于基板上并用于抑制信号的谐波，包括主电路、第一内电路、第一外电路、第一内节点及第一外节点。其中，主电路的第一端连接第一信号端，第二端连接第二信号端；第一内电路与主电路位于基板的同一层，且位于主电路的内侧，第一内电路的外侧与主电路的内侧形成内间隙；第一外电路与主电路位于基板的同一层，且位于主电路的外侧，第一外电路的内侧与主电路的外侧形成外间隙；第一内节点位于内间隙，且连接主电路和第一内电路；第一外节点位于外间隙,且连接主电路和第一外电路。
[0005]优选地，谐波抑制滤波电路还包括至少一个第二内电路及至少一个第二内节点。其中，第二内电路与主电路分别位于基板的不同层，第二内节点与位于同一层的第二内电路连接。
[0006]优选地，第一内节点与多个第二内节点通过贯孔连接。
[0007]优选地，第一内电路与多个第二内电路皆呈螺旋状。
[0008]优选地，还包括至少一个第二外电路及至少一个第二外节点。第二外电路与主电路位于基板的不同层，第二外节点与位于同一层的第二外电路连接。
[0009]优选地，第一外节点与多个第二外节点通过贯孔连接。
[0010]优选地，第一外电路与多个第二外电路皆呈螺旋状。
[0011]优选地，主电路呈螺旋状，第一信号端和第二信号端皆呈长条形。
[0012]本发明实施方式还提供一种堆叠式谐波抑制滤波电路，堆叠式谐波抑制滤波电路设置于基板上并用于抑制信号的谐波，包括多个谐波抑制滤波电路。多个谐波抑制滤波电路分别位于基板的不同层，且分别以各自的第一信号端或第二信号端与另一个相邻的谐波抑制滤波电路串联连接。
[0013]优选地，多个第一信号端或第二信号端通过贯孔连接。
[0014]本发明提供的谐波抑制滤波电路，在有限的空间内扩展了抑制电路的连接结构，具有谐波抑制性能好、体积小的特点。
【附图说明】
[0015]图1为本发明谐波抑制滤波电路第一实施方式的平面结构示意图。
[0016]图2为本发明谐波抑制滤波电路第一实施方式的侧视图。
[0017]图3为本发明谐波抑制滤波电路第一实施方式的等效电路图。
[0018]图4为本发明谐波抑制滤波电路第一实施方式的谐波抑制模拟图。
[0019]图5为本发明第二实施方式的第二内电路和第二内节点的平面结构示意图。
[0020]图6为本发明第三实施方式的第二外电路和第二外节点的平面结构示意图。
[0021]图7为本发明谐波抑制滤波电路第四实施方式的分解示意图。
[0022]图8为本发明谐波抑制滤波电路第四实施方式的侧视图。
[0023]图9为本发明谐波抑制滤波电路第四实施方式的等效电路图。
[0024]图10为本发明谐波抑制滤波电路第四实施方式的谐波抑制模拟图。
[0025]图11为本发明堆叠式谐波抑制滤波电路第一实施方式的分解图。
[0026]图12为本发明堆叠式谐波抑制滤波电路第一实施方式的侧视图。
[0027]图13为本发明堆叠式谐波抑制滤波电路又一实施方式的谐波抑制模拟图。
[0028]主要元件符号说明
[0029]基板10
[0030]谐波抑制滤波电路20
[0031]堆叠式谐波抑制滤波电路30
[0032]主电路Μ
[0033]第一内电路II
[0034]第二内电路12
[0035]第一外电路01
[0036]第二外电路02
[0037]第一内节点Α1
[0038]第二内节点Α2
[0039]第一外节点Β1
[0040]第二外节点Β2
[0041]第一信号端Ρ1
[0042]第二信号端Ρ2
[0043]电感Lm，Li，Lo
[0044]电容Cm, Ci, Co
[0045]层La
[0046]接地层G
[0047]贯孔V
[0048]如下【具体实施方式】将结合上述附图进一步说明本发明。
【具体实施方式】
[0049]请参阅图1，图1为本发明谐波抑制滤波电路20第一实施方式的平面结构示意图。在本实施方式中，谐波抑制滤波电路20设置于基板10上，用于抑制信号的谐波。所述基板10为常用的PCB板，其电气特性可以根据所要抑制的信号频率进行选择。谐波抑制滤波电路20包括主电路M、第一信号端P1、第二信号端P2第一内电路I1、第一外电路01、第一内节点A1及第一外节点B1。在本实施方式中，主电路M、第一内电路II及第一外电路01皆呈螺旋状以提高空间的利用率，使谐波抑制滤波电路20的体积更小，主电路Μ的第一端连接第一信号端Ρ1，第二端连接第二信号端Ρ2，第一信号端Ρ1和第二信号端Ρ2皆呈长条形；第一内电路II与主电路Μ位于基板10的同一层,且位于主电路Μ的内侧，第一内电路II的外侧与主电路Μ的内侧形成内间隙；第一外电路01与主电路Μ位于基板10的同一层，且位于主电路Μ的外侧，第一外电路01的内侧与主电路Μ的外侧形成外间隙；第一内节点Α1位于内间隙中，且连接主电路Μ和第一内电路II ;第一外节点Β1位于外间隙中，且连接主电路Μ和第一外电路01。通过第一内节点Α1和第一外节点Β1，主电路Μ、第一内电路11和第一外电路01连成一个整体以增强谐波抑制滤波电路20抑制谐波的能力。在其他实施方式中，可以根据需要调整谐波抑制滤波电路20中各个组件的形状。
[0050]请参阅图2，图2为本发明谐波抑制滤波电路20第一实施方式的侧视图。在第一实施方式中，谐波抑制滤波电路20设置于基板10的一层中，在基板10的其他层中还有一层为接地层G。
[0051]请参阅图3，图3为本发明谐波抑制滤波电路20第一实施方式的等效电路图。主电路Μ可以等效为电感Lm和电容Cm的并联电路；第一内电路II与主电路Μ的连接，可以等效为由电感Li和电容Ci组成的串联电路连接于该并联电路和地之间；第一外电路01与主电路Μ的连接，可以等效为由电感Lo和电容Co组成的串联电路连接于该并联电路和地之间。
[0052]请参阅图4，图4为本发明谐波抑制滤波电路20第一实施方式的谐波抑制模拟图。其中，曲线C1代表信号在不同频率的谐波抑制效果。
[0053]在本发明谐波抑制滤波电路20的第二实施方式中，谐波抑制滤波电路20设置于多层PCB板的基板10中，谐波抑制滤波电路20除了包括第一实施方式的结构之外，还可以包括i (i为整数)个第二内电路12和i个第二内节点A2。
[0054]请参阅图5，图5为本发明第二实施方式的第二内电路12和第二内节点A2的平面结构示意图。其中，i个第二内电路12与第一内电路II的结构相似。每一个第二内电路12和每一个第二内节点A2，与主电路Μ分别位于基板10的不同层，且i个第二内电路12分别位于第一内电路II的上方或下方(即基板10的上一层或下一层)。在基板10中，每一个第二内电路12的所在层，均有一个第二内节点A2与之连接。在第二实施方式中，i个第二内节点A2均位于第一内节点A1的正上方或正下方，并通过贯孔V与第一内节点A1连接。依上述的连接方式，基板10中不同层的电路连接在一起以进一步增强谐波抑制的能力。
[0055]在第三实施方式中，谐波抑制滤波电路20设置于多层PCB板的基板10中，谐波抑制滤波电路20除了包括第一实施方式所