电磁干扰互连低的裸片封装体的制作方法
【技术领域】
[0001] 本发明设及提供电磁干扰降低的连接至裸片的新颖引线结构。通过本发明的实 现，降低了引线之间的串扰、W及对封装体内部或外部的电磁福射所产生的噪声的敏感性。
[0002] 此外，本发明设及为了连接与一个或多个裸片相连接的电介质涂布引线所形成的 新颖的多个接地层。
【背景技术】
[0003] 电磁干扰导致性能降低对于封装裸片而言、特别是对于具有W千兆赫频率进行工 作的输入/输出（IO)的裸片而言，是越来越普遍的问题。许多集成电路产生不期望量的EMI。 通常，集成电路所产生的噪声源自于裸片及其经由封装体向引脚的连接。由于EMI禪合至相 邻组件和集成电路，因此EMI与运些相邻组件和集成电路的个体性能发生干扰，而运可能会 影响系统的整体性能。由于EMI的负面影响并且由于对可接受的福射EMI的水平进行严格的 监管限制，因此期望遏制或抑制集成电路所产生的EMI。
[0004] 诸如引线的分离或与利用屏蔽件的隔离等的解决方案不总是可用的或足够的。此 夕h由于IC封装水平的主要关注是信号完整性和功能性，因此经常忽略该水平的EMI解决方 案。由于封装水平的EMI解决方案将有助于减少针对"下游"或附加的解决方案的需求，因此 具有封装水平的EMI解决方案将是有益的。
【发明内容】
[000引考虑到现有技术的运些问题和不足，因此本发明的目的是提供一种紧凑型裸片封 装体，特别是提供一种具有两个或更多个引线从而提供优良的信号完整性和功能性的堆叠 型裸片封装体和/或BGA封装体。
[0006] 在本发明中实现本领域技术人员将明白的上述和其它目的，其中本发明设及一种 EMI衰减所用的裸片封装体，包括:裸片，其具有多个连接压焊点；裸片衬底，其支撑多个连 接元件;第一引线，其包括具有第一金属忍直径的第一金属忍、包围所述第一金属忍的具有 第一电介质厚度的第一电介质层和包围所述第一电介质层的第一外金属层，其中所述第一 外金属层贴装接地；W及第二引线，其包括具有第二金属忍直径的第二金属忍、包围所述第 二金属忍的具有第二电介质厚度的第二电介质层和包围所述第二电介质层的第二外金属 层，其中所述第二外金属层贴装接地，使得对所述第一引线和所述第二引线之间的EMI和串 扰的敏感性降低。
[0007] 此外，本发明设及一种裸片封装体，包括:裸片，其具有多个连接压焊点；裸片衬 底，其支撑多个连接元件;第一引线，其包括具有第一金属忍直径的第一金属忍、包围所述 第一金属忍的具有第一电介质厚度的第一电介质层和包围所述第一电介质层的第一外金 属层，其中所述第一外金属层贴装至第一接地层；W及第二引线，其包括具有第二金属忍直 径的第二金属忍、包围所述第二金属忍的具有第二电介质厚度的第二电介质层和包围所述 第二电介质层的第二外金属层，其中所述第二外金属层贴装至第二接地层，使得所述第一 引线和所述第二引线降低了对所述第一引线和所述第二引线之间的EMI和串扰的敏感性。 所述第一引线可W从第一裸片延伸至所述裸片衬底上的所述多个连接元件其中之一，W 及/或者所述第二引线可W从第二裸片连接至所述裸片衬底上的所述多个连接元件其中之 一。所述第二接地层可W与所述第一接地层重叠、或者可W与所述第一接地层不重叠。在重 叠的情况下，可W在所述第一接地层和所述第二接地层之间配置维持电气隔离的居间层。
[0008] 根据本发明的裸片封装体可W是具有第一裸片和第二裸片的堆叠型裸片封装体， 所述第一裸片和所述第二裸片各自具有多个连接压焊点;所述第一引线从所述第一裸片的 多个连接压焊点其中之一延伸至所述裸片衬底上的所述多个连接元件其中之一或所述第 二裸片上的多个连接压焊点其中之一，并且所述第二引线从所述第二裸片的多个连接压焊 点其中之一延伸至所述裸片衬底上的所述多个连接元件其中之一或所述第一裸片的多个 连接压焊点其中之一。
[0009] 从属权利要求设及根据本发明的裸片封装体的有利实施例，并且可W单独地或组 合地添加运里所公开的各个特征。
【附图说明】
[0010] 特别是在所附权利要求书中，陈述了被认为是新颖的本发明的特征W及本发明的 元素特性。附图仅是为了例示目的并且不是按比例绘制的。然而，关于组织和操作方法运两 者，可W通过参考W下结合附图所进行的详细说明来最好地理解本发明本身，其中：
[0011] 图1是包括具有外接地金属的电介质涂布引线的细间距低串扰裸片封装体的例 示；
[001引图2示出具有外接地金属的低串扰重叠电介质涂布引线；
[0013] 图3示出堆叠型裸片封装体中所使用的低串扰引线；
[0014] 图4示出裸片到裸片的实施例或封装体到封装体的实施例中所使用的低串扰引 线；
[0015] 图5是示出用于制造具有外接地金属的电介质涂布引线的方法步骤的框图；
[0016] 图6示出用于制造具有外接地金属的电介质涂布引线的减成法；
[0017] 图7示出包括具有夕谐地金属的电介质涂布引线的BGA封装体；
[0018] 图8示出包括具有外接地金属的电介质涂布引线的引线框架封装体的一部分；
[0019 ]图9A和9B示出基于频率的串扰水平的S参数巧慢；
[0020] 图IOA~IOD分别示出与具有电介质涂层和外接地金属层的单端引线和差分引线 相关联的EM场；
[0021] 图Ila和Ub示出根据本发明的、涂布有电介质和金属的引线连接至可W重叠或者 可W不重叠的单独接地层的裸片封装体；
[0022] 图12示出根据本发明的具有两个接地层的裸片封装体;W及
[0023] 图13示出两个接地层分别形成RF接地屏蔽件和DC功率屏蔽件的又一示例实施例。
【具体实施方式】
[0024] 在说明本发明的优选实施例时，运里将参考附图1~13,其中相同的附图标记指代 本发明的相同特征。
[0025] 可W使用具有电磁屏蔽并且在金属忍和可接地的导电外层之间具有一个或多个 中间电介质层的引线来提高封装体电气性能。在图1中示出该情况，其中图1示出引线156具 有不同的长度的包括贴装至衬底154的裸片152的封装体150。如显而易见，由于工艺考虑， 衬底154上的连接压焊点158通常采用与忍片侧的间距相比更大的间距。裸片压焊点间距通 常由引线接合机可实现的间距来定义。在衬底侧，间距由印刷电路板(PCB)类型工艺的平版 印刷可重复性W及焊料、引脚或互连元件配置精度来定义。实际上，与在封装体上相比，在 忍片上配线更加紧密地间隔开。运意味着，随着裸片大小缩小，在配线上特别是在裸片附 近，发生更多不期望的电磁场禪合（串扰）。除降低封装体内电磁干扰化MI)外，如运里所述 构建成的引线对外部(对封装体化MI的敏感性降低，并且还将大幅降低了电磁福射。
[0026] 如从图2看出，半导体裸片封装系统100可被形成为具有由于引线构造所引起的电 磁福射和串扰低的引线110、112和114。衬底102上所安装的裸片120包括裸片120所需的信 号、功率或其它功能所用的多个连接压焊点122。衬底102可W包括直接地或者经由导电引 线框架、填充通孔、导电走线或第二级互连等提供封装体中的导电路径的导电压焊点104。 引线110、112和114连接至导电压焊点104,并且如图所示，可W具有大致不同的长度。如从 图2看出，引线狭窄地间隔开，并且能够相互交叉或处于彼此下方(例如，引线110和112被示 出为交叉），从而为不期望的电磁禪合提供了许多机会。
[0027] 在例示实施例中，引线110、112和114具有内忍和外金属层。例如，引线110、112和 114可W沿着其长度具有定义直径的金属忍，其中该金属忍顺次涂布有电介质层和导电金 属层。与无附加的电介质涂层和金属涂层的相同大小的裸引线相比，引线11〇、112和114发 出较少的福射，对外部(对封装体化MI不太敏感，并且不易发生串扰。在特定实施例中，由于 如所公开的引线构造的优良电气特性，因此长度大大不同但忍直径相同的引线与裸线相比 具有大致相同的噪声降低。与无电介质和包围的金属层的裸引线相比，从性能上，所测量到 的噪声降低已被示出为大于5地直至高达30地。在特定实施例中，抗EMI性在引线长度的范 围内有效，其中两个引线能够具有相同的截面结构和阻抗，但一个引线高达另一引线的长 度的十(10)倍大同时仍具有相同的EMI特性。
[0028] 导致不想要的串扰的电磁场禪合不仅仅在并排的引线上发生，而且还在堆叠型结 构中的彼此靠近的引线上发生。在如图3所示的堆叠型裸片结构中实现该情形，其中图3示 出具有示例性引线164a~164d和166a~166d的包含裸片162a~162d的堆叠状裸片封装体 160,其中代替如运里所述的涂布有电介质层和导电金属层的引线，在使用裸线的情况下， 运些引线164a~164d和166