隧穿场效应晶体管以及制造此类晶体管的方法
【技术领域】
[0001]本揭露通常涉及场效应晶体管(FET)半导体装置的制造，尤其涉及隧穿场效应晶体管(tunneling field effect transistor ；TFET)以及制造此类晶体管的各种方法。
【背景技术】
[0002]制造例如CPU(中央处理单元)、存储装置、ASIC(专用集成电路！applicat1nspecific integrated circuit)等先进集成电路需要依据特定的电路布局在给定的芯片面积上形成大量电路元件。所谓的金属氧化物场效应晶体管(M0SFET或FET)代表一种重要类型的电路元件，其大体上确定集成电路的性能。可以各种不同的配置来制造场效应晶体管，例如平面装置、3D装置例如FinFET、纳米线装置等。无论晶体管装置的配置如何，场效应晶体管通常都包括源区、漏区、位于该源区与该漏区之间的沟道区，以及位于该沟道区上方或围绕该沟道区的栅极电极。通过设置施加于该栅极电极的电压来控制流过该场效应晶体管的驱动电流。例如，对于NMOS装置，如果没有电压施加于栅极电极，则没有电流流过该NMOS装置(忽略不想要的漏电流，该漏电流较小)。但是，当在栅极电极上施加适当的正电压时，该NMOS装置的沟道区变为导电，从而允许电流经该导电沟道区在该源区与该漏区之间流动。
[0003]平面场效应晶体管通常形成于具有平坦上表面的主动区中及上方。与平面场效应晶体管相比，所谓的3D装置，例如示例FinFET装置，为三维结构。图1A显示形成于半导体衬底12上方的示例现有技术FinFET半导体装置10的透视图，参考该图以在很高层面解释FinFET装置的一些基本特征。在这个例子中，FinFET装置10包括定义三个示例鳍片16的多个沟槽14、栅极结构18、侧间隙壁20以及栅极覆盖层22。鳍片16具有三维配置:高度
H、宽度W以及轴向长度L。鳍片16的轴向长度L与装置10操作时在装置10中的电流行进的方向对应。由栅极结构18覆盖的鳍片16的部分是FinFET装置10的沟道区。栅极结构18通常由例如高k绝缘材料(k值为10或更大)或二氧化硅层的栅极绝缘材料层以及充当装置10的栅极电极的一个或多个导电材料层(例如金属、金属合金、金属堆叠和/或多晶硅)组成。
[0004]所谓的隧穿场效应晶体管(tunnelingfield effect transistor ；TFET)正被研究用于制造当前及新一代集成电路产品。与传统的平面及3D晶体管装置相比，TFET往往呈现较快的开关速度，但它们的主要问题在于产生足够高的导通电流(IJ。图1B显示示例点隧穿场效应晶体管1P的示意图。如图所示，装置1P由P掺杂源区12、N掺杂漏区14以及沟道或本征区16组成。沟道区16通常不掺杂。图中还显示栅极绝缘层18以及栅极电极
20。对于如装置1P的点隧穿装置，栅极电极20通常延伸于源区12上的距离22可在约O至I纳米的范围内。一般来说，如上所述，必须在装置1P的栅极电极20上施加适当的控制电压来形成导电沟道，电流可通过该导电沟道自源区12流至漏区14。在理想情况下，将场效应晶体管从关闭状态转换为导通状态，将在该装置的整个沟道长度中瞬间同时发生。不过，在实际装置中，此类导电沟道区不会瞬间形成。相反，当在栅极电极上施加电压时，该导电沟道在有限时间段内形成，尽管是很小的时间段。仅在一段时间以后，该装置的完全导通电流才流过该装置的沟道区。因此，图1B显示处于电流24刚开始在沟道区16中流动的时间点的装置10P。更具体地说，图1B中显示三条示意电流线24A至24C。电流24开始于电流24A，接着为24B，接着为24C等等。这个过程持续至装置1P完全导通，且最大驱动电流24通过该沟道区流至漏极14。
[0005]图1C显示具有不同架构的另一种形式TFET装置一所谓的线隧穿场效应晶体管1L的示意图。除了栅极电极20位于P掺杂源区12上的距离26可在约5至15纳米的范围以外，线隧穿场效应晶体管1L具有与装置1P相同的基本配置。在线隧穿场效应晶体管1L中，尽管仍有点隧穿电流24贡献，但主要有线隧穿电流28，线隧穿电流28在源区中大体上垂直朝向栅极电极20隧穿并接着流向沟道。
[0006]图1D显示示例全硅TFET装置的模拟结果图。更具体地说，水平轴是栅极与源极之间的电压(Vgs)，而垂直轴是流过沟道区的电流(Ids)。如上所述，实际晶体管装置的导电沟道区要花一些时间才能完全形成，从而使装置完全导通。装置设计人员使用术语-亚阈值电压斜率或摆幅(SS)-来说明需要多长时间在场效应晶体管中形成导电沟道区。一般来说，沟道区形成越快越好，因为这表示较快的开关时间。图1D显示上述两个示例TFET装置10PU0L的亚阈值电压斜率的模拟结果(其中，EOT = 0.8nm ；NS= 10 20cm 3；ffF = 4.05eV ；以及Vds= IV)。一般来说，与点隧穿装置1P相比，线隧穿装置1L呈现较好的开关时间以及较陡的SS斜率。
[0007]图1E显示另一种形式的场效应晶体管一垂直取向的N型纳米线TFET装置30。一般来说，装置30包括P掺杂源区34、N掺杂漏区32以及沟道或本征区36。沟道区36通常不掺杂。图中还显示栅极绝缘层38以及栅极电极40。对于如装置1P的纳米线装置，栅极电极40围绕沟道区36设置。在一些此类装置中，栅极电极40经尺寸设定而以相当量延伸于源区34上方，从而引入线隧穿电流，如上面关于装置1L所述。
[0008]需要一种与上述线隧穿TFET所呈现的SS特性相比可呈现较好SS特性的TFET装置，以及一种预期会产生可接受的驱动电流水平的TFET装置。而且，需要这样一种TFET装置，其可在通过使用批量生产技术制造集成电路产品的生产环境中制造。
【发明内容】
[0009]下面提供本发明的简要总结，以提供本发明的一些态样的基本理解。本
【发明内容】
并非详尽概述本发明。其并非意图识别本发明的关键或重要元件或划定本发明的范围。其唯一目的在于提供一些简化的概念，作为后面所讨论的更详细说明的前序。
[0010]—般来说，本揭露涉及具有独特架构的隧穿场效应晶体管(TFET)以及制造此类晶体管的各种方法。这里所揭示的一种示例方法包括:除其它以外，在半导体衬底上方形成第一半导体材料，使用第一类型掺杂物材料掺杂该第一半导体材料，该第一半导体材料沿该装置的漏区、栅区以及源区的全长延伸，形成第一掩膜层，其掩蔽该漏区但暴露该栅区的至少部分并暴露该源区，以及在该第一掩膜层就位的情况下，在该栅区的至少部分上方以及该源区上方形成第二半导体材料。在这个例子中，该方法还包括:在该第一掩膜层就位的情况下，在该第二半导体材料上方及该栅区的至少部分上方以及该源区上方形成第三半导体材料，使用与该第一类型掺杂物材料相反的第二类型掺杂物材料掺杂该第三半导体材料，在该第一掩膜层就位的情况下，形成第二掩膜层，其掩蔽该漏区但暴露该栅区的至少部分，以及在该暴露栅区的至少部分上方形成栅极结构。
[0011]这里所揭示的一种示例隧穿场效应晶体管装置包括:除其它以外，衬底，位于该衬底上方由第一类型掺杂物材料掺杂的第一半导体材料组成的本体，该本体具有大体上垂直于该衬底的上表面取向的轴，该本体具有两个侧表面以及上表面，该本体沿该装置的漏区、栅区以及源区的全长延伸，以及位于该栅区的至少部分上方以及该源区上方的第二半导体材料。在这个例子中，该装置还包括:位于该第二半导体材料上方及该栅区的至少部分上方以及该源区上方的第三半导体材料，使用与该第一类型掺杂物材料相反的第二类型掺杂物材料掺杂该第三半导体材料，以及位于该栅区中的该第一、第二以及第三半导体材料上方的栅极结构。
【附图说明】
[0012]结合附图参照下面的说明可理解本揭露，这些附图中类似的附图标记代表类似的元件，以及其中:
[0013]图1A显示现有技术FinFET装置的一个示例实施例的透视图；
[0014]图1B至IC显示现有技术TFET装置的剖视示意图；
[0015]图1D显示现有技术TFET装置的SS特性图；
[0016]图1E显示现有技术纳米线TFET装置的剖视示意图；
[0017]图2A至2F显示这里所揭示的具有独特架构的隧穿场效应晶体管(TFET)的一个示例实施例；以及
[0018]图3A至3M显示制造这里所揭示的隧穿场效应晶体管(TFET)的一个实施例的各种示例