嵌埋元件的封装结构及其制法
【技术领域】
[0001]本发明有关一种封装结构及其制法，尤指一种嵌埋元件的封装结构及其制法。
【背景技术】
[0002]电子产业近年来的蓬勃发展，电子产品逐渐要求薄型化。为满足此一薄型化的需求，减少基板厚度成为薄型化其中一个重要的发展方向。此外，生产效率的提升与成本的降低也为技术研发的重点之一。
[0003]请参阅图1，其为现有晶片尺寸封装结构的示意图。该晶片尺寸封装结构包括硬质板20、第一线路层21a、第二线路层21b、导电元件22、包覆层25及电子元件23。该硬质板20具有相对应的第一表面20a及第二表面20b,于该硬质板20第一表面20a及第二表面20b上分别设有第一线路层21a及第二线路层21b，且该第一线路层21a电性连接该第二线路层21b，该第一线路层21a并具有多个连接垫211。
[0004]该些导电元件22形成于连接垫211上，该电子元件23包埋于该包覆层25中，电子元件23具有作用面23a及非作用面23b，且该作用面23a具有多个电极垫231。
[0005]而该电子兀件23设置于该包覆层25中的流程,为先将电子兀件23设置于该包覆层25上后，加热包覆层25，然后压合该电子元件23与硬质板20，以使该电子元件23被包覆于包覆层25中，且令该电子元件23的非作用面23b接置于该硬质板20上。此外，该非作用面23b上粘附有粘晶膜24。
[0006]然而，现有晶片尺寸封装结构必须使用硬质板20，导致整体封装结构的厚度较厚，进而使得封装结构的体积较高。而电子元件23以黏晶膜24接置于硬质板20上，亦提高了材料成本，更降低了生产效率。
[0007]因此，如何提供一种嵌埋元件的封装结构及其制法，能避免上述现有技术的缺失，有效减少封装结构的厚度，并能降低工艺成本并提高生产效率，实为一重要课题。
【发明内容】
[0008]鉴于上述现有技术的缺失，本发明提供一种嵌埋元件的封装结构及其制法，能够有效减少封装结构的厚度，且能在不须使用粘着剂的情况下固定该电子元件。
[0009]本发明的嵌埋元件的封装结构的制法，包括:提供一结合垫，其上形成具有相对的第一表面与第二表面的第一线路层，且接置有电子元件，其中，该结合垫接置于该第一线路层的第二表面侧；形成封装层于该第一线路层上以包覆该电子元件，其中，该封装层具有至少一外露部份该第一线路层的第一表面的第一开孔；以及形成第二线路层于该封装层上，其中，该第二线路层的部分填入该第一开孔内，以电性连接该第一线路层。
[0010]本发明还提供一种嵌埋元件的封装结构，包括:封装层，其具有相对的第一表面及第二表面，且该封装层具有多个连通至该第二表面的第一开孔；第一线路层，其嵌埋于该封装层中并外露于该封装层的第一表面；电子元件，其嵌埋于该封装层中并外露于该封装层的第一表面；以及第二线路层，其形成于该封装层的第二表面上，且该第二线路层的部分填入该第一开孔内，以电性连接该第一线路层。
[0011]由上可知，本发明的嵌埋元件的封装结构及其制法，移除承载件后，将第一线路层及电子元件接置于结合垫上，并进行后续封装工艺，而不需使用如硬质板等作为承载件，能够有效减少封装结构的厚度，达到电子产品薄型化的需求。此外，本发明利用结合垫固定电子元件，而不需使用粘着材料，更能降低工艺成本并提高生产效率。
【附图说明】
[0012]图1为现有晶片尺寸封装结构的示意图；以及
[0013]图2A至图2K为本发明嵌埋元件的封装结构的制法示意图，其中，图2E’为图2E的另一实施方式；图2J’为图2J的另一实施方式。
[0014]符号说明
[0015]20硬质板
[0016]20a,3021,3041,3074 第一表面
[0017]20b,3022,3042,3075 第二表面
[0018]21a,304第一线路层
[0019]21b,309第二线路层
[0020]211、310连接垫
[0021]22导电元件
[0022]23、306电子元件
[0023]23a作用面
[0024]23b非作用面
[0025]231电极垫
[0026]24黏晶膜
[0027]25包覆层
[0028]30嵌埋元件的封装结构
[0029]301承载件
[0030]302种子层
[0031]3023第二开孔
[0032]303、303’图案化光阻层
[0033]305结合垫
[0034]307封装层
[0035]3071第一开孔
[0036]3072感光型材料
[0037]3073光罩
[0038]3076凹槽
[0039]308晶种层
[0040]311第一绝缘层
[0041]3111第三开孔
[0042]312第二绝缘层
[0043]3121容置空间
[0044]3122第四开孔
[0045]313导电体
[0046]314晶片
[0047]3141顶面
[0048]3142侧面
[0049]3143底面
[0050]315包覆层。
【具体实施方式】
[0051]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0052]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「第一」、「第二」、「顶」、「侧」及「底」等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0053]请参阅图2A至图2K，其为本发明嵌埋元件的封装结构的制法示意图。
[0054]如图2A所示，提供一承载件301，并于该承载件301上形成种子层302，该种子层302具有第一表面3021及相对的第二表面3022。该种子层302以无电镀(Electro-less)法或溅镀法形成。于本实施例中，该承载件301为表面具有胶材或离型材的玻璃板或金属板。
[0055]接着，于该种子层302的第一表面3021上设置图案化光阻层303,以部份外露该种子层302。
[0056]如图2B所不，于该种子层302的第一表面3021的外露部份上以电锻方式形成第一线路层304,该第一线路层304具有相对的第一表面3041及第二表面3042。其中，该第一线路层304的材料可为铜。接着移除该图案化光阻层303。
[0057]如图2C所示，移除图案化光阻层303后，形成贯通该种子层302的第二开孔3023，并移除该承载件301。于一实施例中，可先移除该承载件301后再形成该第二开孔3023，也可先形成该第二开孔3023后再移除该承载件301。
[0058]于本实施例中，该第二开孔3023以机械钻孔或激光钻孔的方式形成，也可以蚀刻方式形成。
[0059]如图2D所示，提供一结合垫305，自该种子层302侧接置该结合垫305，即将该种子层302的第二表面3022接置于该结合垫305上，以承载该第一线路层304，并以该第二开孔3023外露部份该结合垫305。而在第二开孔3023中外露该结合垫305的部份上接置电子元件306。
[0060]于本实施例中，该结合垫305可为胶带。而该电子元件306可为主动元件或被动兀件，如多层陶瓷电容(Mult1-layer Ceramic Capacitor, MLCC)。
[0061]如图2E所示，形成封装层307于该第一线路层304及该种子层302上，且该封装层307完整包覆该电子元件306且部份包覆该第一线路层304。而该封装层307的形成，是将环氧树脂以压合(laminat1n)或模压(molding)的方式形成于该第一线路层304上。接着以激光钻孔的方式，形成至少一第一开孔3071。该第一开孔3071部份外露该第一线路层304的第一表面3041。
[0062]于一实施例中，该封装层307也可以曝光显影的方式形成。如图2E’所示，于该第一线路层304的第一表面3041及该种子层302上涂布感光型材料3072，并以一光罩3073进行曝光显影，去除未显影的感光型材料3072，留下已曝光的感光型材料3072以形成该封装层307及该第一开孔3071。
[0063]于该封装层307上及该第一开孔3071中，以无电镀(Electro-less)法或溅镀法形成晶种层308，如图2F所示。其中，该晶种层308的材料可为铜，该晶种层308作为后续电镀工艺时的电流路径。
[0064]如图2G所示，移除该结合垫305后，于晶种层308上形成图案化光阻层303’，以外露部份该晶种层308。且该图案化光阻层303’不覆盖于该第一开孔3071上。
[0065]如图2H所示，于该晶种层308的外露部份上以电镀方式形成第二线路层309后，移除该图案化光阻层303’。其中，该第二线路层309的材料可为铜。另于该第一线路层304的第二表面3042上的该种子层302的第二表面3022上，形成多个具备电性的连接垫310。其中，该多个连接垫310可以设置图案化的光阻层后以电镀方式形成，以电性连接该种子层302及该第一线路层304的第二表面3042，且可在形成该第二线路层309之前、同时或之后，形成该多个连接垫310。于另一实施例中，也可先形成第二线路层309，然后才移除结合垫 305。
[0066]于本实施例中，该第二线路层309形成于该封装层307上，且该第二线路层309的部份填入该封装层307的第一开孔3071中，并电性连接该晶种层308及该第一线路层304的第一表面3041。
[0067]如图21所示，移除该晶种层308中未被该第二线路层309所覆盖者，以及移除该种子层302中未被该多个连接垫310所覆盖者。移除方式可以蚀刻法进行。
[0068]如图2J所示，形成第一绝缘层311于该封装层307上，且该封装层307具有第三开孔3111。该第一绝缘层311包覆部份该第二线路层309，并以该第三开孔3111外露该第一开孔3071内的该第二线路层309。其中，该第三开孔3111与该第一开孔3071大小相同，亦即该第一开孔3071的侧面与该第三开孔3111的侧面齐平。于另一实施例中，该第三开孔3111可大于或小于该第一开孔3071，亦即外露部份该封装层307，或覆盖部份该第二线路层309。
[0069]于该封装层307的另一面上，即于该第一线路层304的第二表面3042侧的该封装层307及该第一线路层304上形成第二绝缘层312。该第二绝缘层312定义有一容置空间3121，以外露部份该第一线路层304、部