相变化记忆体结构与其制造方法
【技术领域】
[0001 ]本发明是关于一种相变化记忆体结构及其制造方法。
【背景技术】
[0002]电子产品(例如:手机、平板电脑以及数字相机)常具有储存数据的记忆体元件。已知记忆体元件可透过记忆体单元上的储存节点储存信息。其中，相变化记忆体利用记忆体元件的电阻状态(例如高阻值与低阻值)来储存信息。记忆体元件可具有一可在不同相态(例如:晶相与非晶相)之间转换的材料。不同相态使得记忆体单元具有不同电阻值的电阻状态，以用于表示储存数据的不同数值。
[0003]相变化记忆体单元在操作时，可施加电流使得记忆体元件的温度提升以改变材料的相态。已知相变化记忆体元件的加热器与其耦接的记忆体元件具有较大的接触面积，此将增加表面孔洞的缺陷，且升温及降温的速度也较慢(高阻值与低阻值之间的转换不够迅速)，相对所需的电流量也较大。然而，传统的技术在制造小接触面积的加热器的制程需具精确的对准机制，此将使制程繁复与难以控制，相对提升相变化记忆体的成本。因此，业界亟需一种新颖且有效率的制程以制备相变化记忆体。
【发明内容】
[0004]本发明的一方面在于提供一种相变化记忆体结构的制造方法，包含下列步骤。形成一第一绝缘层覆盖一下电极与一介电层;图案化第一绝缘层以形成一图案于下电极与介电层上;形成一加热材料层共形地覆盖图案的侧壁及未被图案覆盖的部分下电极与部分介电层;非等向性地移除部分加热材料层，以形成一条状加热材料层于图案的侧壁;移除部分条状加热材料层以形成多个墙形加热器；以及削减这些墙形加热器的厚度。
[0005]在本发明的一或多个实施方式中，图案的侧壁于垂直投影方向与下电极重叠。
[0006]在本发明的一或多个实施方式中，图案为一开口。
[0007]在本发明的一或多个实施方式中，图案为一绝缘件，且该绝缘件为一部分的第一绝缘层。
[0008]在本发明的一或多个实施方式中，移除部分条状加热材料层以形成多个墙形加热器的步骤包含:形成一平坦化层覆盖条状加热材料层;形成一图案化光阻层至平坦化层上；以图案化光阻层为遮罩，移除部分平坦化层与部分条状加热材料层。
[0009]在本发明的一或多个实施方式中，削减这些墙形加热器的厚度的步骤包含:形成一第二绝缘层覆盖这些墙形加热器；以及研磨第二绝缘层、第一绝缘层与这些墙形加热器以削减这些墙形加热器的厚度。
[0010]在本发明的一或多个实施方式中，相变化记忆体结构的制造方法，还包含下列步骤。图案化第二绝缘层以形成一开口暴露墙形加热器的一侧面;形成一相变化层至开口中；以及形成一上电极至相变化层上。
[0011]本发明的另一方面在于提供一种相变化记忆体结构，包含一主动元件、一下电极、一墙形加热器、一相变化层、一上电极以及一绝缘层。下电极耦接主动元件，而墙形加热器接触下电极。墙形加热器具有一侧面与一墙面，侧面沿一第一方向延伸，而墙面沿一第二方向延伸，且第一方向与第二方向彼此交错。一相变化层位于墙形加热器的一侧，相变化层具有一侧面沿第一方向延伸，且墙形加热器的侧面接触相变化层的侧面。上电极位于相变化层上，而绝缘层覆盖墙形加热器与相变化层。
[0012]在本发明的一或多个实施方式中，相变化记忆体结构的制造方法，还包含下列步骤。再形成一平坦化层覆盖墙形加热器，并形成一图案化光阻层至平坦化层上。之后蚀刻部分平坦化层与墙形加热器，并移除平坦化层与图案化光阻层。
[0013]在本发明的一或多个实施方式中，相变化层的侧面沿着第一方向延伸以接触至少两个墙形加热器的侧面。
[0014]在本发明的一或多个实施方式中，墙形加热器的厚度介于30至50纳米之间，而墙形加热器的宽度介于1至5纳米之间。
[0015]上述的相变化记忆体结构能够提升加热相变化层的效率，进而增进相变化记忆体的读写速度。
【附图说明】
[0016]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下:
[0017]图1A为依照本发明数个实施方式的相变化记忆体结构的剖面示意图；
[0018]图1B绘示图1A中部分结构的立体示意图；
[0019]图2B、3、4、5、6B、7B、8B、9B、10B为依照本发明数个实施方式的制造相变化记忆体的方法，在制程各个阶段沿着AA剖线的剖面示意图；
[0020]图2A绘示图2B的制程中间结构的上视示意图；
[0021]图64、7六、84、9六、1(^分别绘示图68、78、88、98、1(?的制程中间结构的上视示意图；[0022 ] 图6C、7C、8C、9C、10C分别为图6A、7A、8A、9A、10A的制程中间结构沿着BB剖线的剖面示意图；以及
[0023]图11、12与13为依照本发明其他实施方式的制造相变化记忆体的方法，在制程各个阶段沿着AA剖线的剖面示意图。
【具体实施方式】
[0024]如先前技术所述，目前现有的相变化记忆体中的加热器与相变化材料之间的接触面积较大，使相变化记忆体的重置电流较高。虽然可利用微影与蚀刻制程，形成顶面积较小的柱状加热器，以柱状加热器的顶面与相变化材料相互接触，但微影制程仍有其极限，且蚀刻制程的难度也高，故不易精准控制柱状加热器的特征尺寸。
[0025]因此，本发明提供一种相变化记忆体结构，包含墙形加热器与相变化层。墙形加热器与相变化层之间的接触面积约为墙形加热器的宽度乘以厚度。在墙形加热器的厚度很薄的情况下，可降低接触面积，使相变化记忆体结构具有极低的重置电流，从而有效解决先前技术所述的问题。此外，形成本发明的相变化记忆体结构的制程不会遭遇微影制程的极限及蚀刻制程的难度等问题。换言之，本发明的墙形加热器的制程较易控制，而可有效控制其特征尺寸。以下将详细说明本发明的相变化记忆体结构及其制造方法的各种实施例。
[0026]图1A为依照本发明数个实施例的相变化记忆体结构100的剖面示意图。如图1A所示，相变化记忆体结构100包含主动元件120、下电极140、绝缘层150、墙形加热器160、相变化层165以及上电极170。主动元件120位于基板110中，且在本实施方式中，主动元件120为晶体管(transistor)，其包含源极122、漏极124与栅极126，源极122与漏极124是位于基板110的掺杂区中，而栅极126设置于基板110上并位于源极122与漏极124之间。在本发明的其他部分实施方式中，基板110中还具有浅沟渠隔离(shallow trench isolat1n，STI)结构112以电性分离相邻的主动元件120。在本发明的其他部分实施方式中，基板110的材质包含娃或其他半导体元素，如锗或II1-V族元素，但不以此为限，而浅沟渠隔离结构112的材质包含氧化硅、氮化硅、氮氧化硅或其他合适的绝缘材料。
[0027]相变化记忆体100还具有一第一介电层130与一第二介电层145。第一介电层130位于基板110上并覆盖主动元件120，而第二介电层145位于第一介电层130上。第一介电层130中具有多个导电接触135，某些导电接触135位于漏极124上方并接触漏极124，而其他某些导电接触135则位于源极122上方并接触源极122，以连接至基板110中的主动元件120。在本发明的部分实施方式中，第一介电层130包含氧化硅、氮化硅、氮氧化硅或其他合适的材料，而第二介电层145包含氮化硅或