用于后段（beol）互连的先前层自对准过孔及插塞图案化的制作方法
【技术领域】
[0001]本发明的实施例属于半导体结构及工艺的领域，并且具体而言属于后段(backend of line)(BE0L)互连的先前层自对准过孔和插塞图案化的领域。
【背景技术】
[0002]在过去的几十年，集成电路中特征的缩放已经是不断发展的半导体产业背后的驱动力。缩放到越来越小的特征使半导体芯片的有限的不动产上的功能单元的密度增大。例如，缩小的晶体管尺寸允许在芯片上包含增大数目的存储器件，导致具有增大的容量的产品的制造。然而，对不断增大的容量的驱动不是没有问题的。优化每个器件的性能的必要性变得越来越重要。
[0003]集成电路通常包括在本行业中被称为过孔的导电微电子结构，以将过孔上方的金属线或其它互连电连接至过孔之下的金属线或其它互连。过孔典型地由光刻工艺形成。代表性地，可以在电介质层上方旋涂光刻胶层，可以通过图案化掩模使所述光刻胶层曝光于图案化光化辐射，之后对经过曝光的层显影，以形成光刻胶层内的开口。接下来，可以通过采用光刻胶层内的开口作为蚀刻掩模在电介质层内蚀刻出用作过孔的开口。将这一开口称为过孔开口。最后，采用一种或多种金属或其它导电材料填充所述过孔开口，以形成过孔。
[0004]过去，过孔的尺寸和间隔已经逐步降低，并且预计将来过孔的尺寸和间隔还将继续逐步降低，至少对于某些类型的集成电路(例如，高级微处理器、芯片组部件、图形芯片等)如此。过孔尺寸的一个测度是过孔开口的临界尺寸。过孔间隔的一个测度是过孔间距。过孔间距表示最接近的相邻过孔之间的中心到中心距离。
[0005]在通过这样的光刻工艺对具有极小间距的极小过孔图案化时，将出现几个挑战，尤其是在间距约为70纳米(nm)或更低和/或过孔开口的临界尺寸约为35nm或更低的时候。一个这样的挑战是:过孔与上层互连之间的重叠、和过孔与底层着陆互连之间的重叠，一般需要被控制到过孔间距的四分之一的量级上的高容差。由于随着时间的推移过孔间距越来越小，重叠容差倾向于随之以更高的速度缩放，以至光刻设备无法跟上这一速度。
[0006]另一个这样的挑战是:过孔开口的临界尺寸一般倾向于比光刻扫描仪的分辨能力更快地缩放。存在缩小过孔开口的临界尺寸的缩小技术。但是，缩小量倾向于受到最小过孔间距以及缩小工艺的能力的限制，以达到充分的光学接近修正(0PC)中性，而且不显著损害线宽粗糙度(LWR)和/或临界尺寸均匀性(CDU)。
[0007]又一个这样的挑战是:光刻胶的LWR和/或⑶U特征一般需要随着过孔开口的临界尺寸的降低而改善，以保持相同的临界尺寸预算的整体分数(fract1n)。但是，当前大多数光刻胶的LWR和/或CDU特征的改善并不像过孔开口的临界尺寸的降低那样迅速。
[0008]再一个这样的挑战是:极小过孔间距一般倾向于超出超紫外线(EUV)光刻扫描仪的分辨能力。因此，通常可以采用倾向于提高成本的两种、三种或者更多种不同的光刻掩模。在某一点上，如果间距继续降低，那么即使采用多个掩模也不可能采用EUV扫描仪印刷出用于这些极小间距的过孔开口。[0009 ]因而，过孔制造技术的领域有待改进。
【附图说明】
[0010]图1-13图示了表示根据本发明的实施例的自对准过孔及金属图案化的方法中的各种操作的集成电路层的部分，其中:
[0011]图1图示了用于先前层金属化结构的平面图和各选项的对应截面图；
[0012]图2图示了针对图1的下层金属/ILD格栅结构上的定向自组配(DSA)生长的平面图和各选项的对应的截面图；
[0013]图3图示了在去除了一个种类的聚合物之后图2的结构的平面图和对应截面图；
[0014]图4图示了在金属线之上形成牺牲材料之后的图3的结构平面图和对应截面图；
[0015]图5图示了在采用永久层间电介质(ILD)材料替代聚合物A之后图4的结构的平面图和对应截面图；
[0016]图6图示了在永久ILD线上形成选择性硬掩模之后图5的结构的平面图和对应平面图；
[0017]图7图示了在去除牺牲B材料并采用永久ILD线128代替之后图6的结构的平面图和对应截面图；
[0018]图8图示了在沟槽形成(例如，格栅界定)之后图7的结构的平面图和对应平面图；[0019 ]图9图示了在图8的沟槽内形成牺牲材料格栅之后图8的结构的平面图和对应截面图。
[0020]图10图示了在形成掩模并对其图案化随后蚀刻出过孔位置之后图9的结构的平面图和对应截面图；
[0021]图11图示了去除掩模和硬掩模并随后以插塞图案化和蚀刻之后的图10的结构的平面图和对应截面图；
[0022]图12图示了在掩模去除和金属线沟槽蚀刻之后图11的结构的平面图和对应截面图；以及
[0023]图13图示了在金属线淀积和抛光之后图12的结构的平面图和对应截面图。
[0024]图14图示了根据本发明的一个实施方式的计算设备。
【具体实施方式】
[0025]描述了用于后段(BE0L)互连的先前层自对准过孔和插塞图案化。在以下描述中，阐述了诸如具体集成和材料机制等许多具体细节，以提供对本发明的实施例的透彻理解。对本领域的技术人员将显而易见的是，可以在没有这些具体细节的情况下实现本发明的实施例。在其它实例中，没有详细描述诸如集成电路设计布局等公知的特征以免使本发明的实施例难以理解。此外，应该理解的是，附图中所示的各种实施例为说明性的表示并且不必按比例被绘出。
[0026]本文所描述的一个或多个实施例针对的先前层自对准过孔和插塞图案化。本文所描述的过程的自对准方面可以基于定向自组装(DSA)机制，下文将对其予以更加详细的描述。但是，应当理解，可以代替或结合基于DSA的方案来采用选择性生长机制。在实施例中，本文所描述的过程使能用于后段特征制造的自对准金属化的实现。
[0027]为了提供背景，在低于大约50纳米间距处的特征的图案化和对准需要很多标线和关键对准策略，这些策略对于半导体制造过程而言是极为昂贵的。一般而言，本文所描述的实施例涉及在下层的位置的基础上制造金属和过孔图案。即，与常规的从上到下的图案化方案形成对比，实际上颠倒了金属互连过程，并且该过程是由先前层建立的。这与常规方案形成了对比，在常规方案中，首先沉积层间绝缘材料(ILD)，接下来在其内图案化用于金属层和过孔层的图案。在常规方案中，采用光刻扫描仪对准系统来执行与先前层的对准。之后蚀刻ILD。
[0028]更具体而言，一个或多个实施例针对的是采用下层金属作为模板来构建导电过孔以及金属之间的非导电间隔或中断(被称为“插塞”)的方案。根据定义，采用过孔着陆到先前层的金属图案上。在这一脉络中，本文所描述的实施例使能了更加健壮的互连制造方案，因为不再影响过孔或插塞放置。与采用常规方法对这样的特征进行图案化的需要相比，可以采用这样的互连制造方案省掉很多对准/曝光、改善电接触(例如，通过降低过孔电阻)、以及减少总过程操作和处理时间。
[0029]如下文所说明，本文所描述的自对准过孔及金属图案化方案可以包括以下方面或属性中的一个或多个:(a)使能了底部朝上的超级自对准过孔/金属图案化过程；(b)采用先前层金属来引导形成于上方的层上的过孔位置；(c)生成每一可能的过孔和金属线末端位置并使其充分对准但是只保留所需的或者预期的过孔和金属线末端位置的过程；(d)过孔和金属线末端的位置和形状是由先前层图案预先形成的；(e)下方和上方金属的交叉自然地形成了完全自对准的过孔位置；(f)通过预先存在的格栅光刻由下层金属层来定义过孔和插塞位置、尺寸和形状；(g)过孔和插塞光刻只需用于选择一个或另一个，而不影响特征的位置、形状、CDU、粗糙度或尺寸(例如，LWR是无关的)；(h)可以将本文所描述的过程表征为上下颠倒的双重金属镶嵌或过孔/插塞第一方案；(i)由于在层内的过孔和插塞位置选择方面实现了更大的容限，因而可以简化对应的光刻抗蚀剂设计(可以将其称为“桶”方案，其中，只采用光刻胶填充多个生成的孔，其中，接下来只选择某些孔予以保留或删除)；(j)过孔和插塞光刻胶LWR不再至关重要，而且可以采用更快捷的抗蚀剂；(k)可以将特征的尺寸制作为单一形状和尺寸，并且其可以适用于电子束引导写入(EBDW)过程；以及(k)简化了过孔设计规则，并且允许所有可能的过孔呈现任何几何配置，其中，过孔的尺寸完全是通过上面和下面的金属的交叉定义的。
[0030]图1-13图示了表示根据本发明的实施例的自对准过孔及金属图案化的方法中的各种操作的集成电路层的部分。在所描述的每一操作的图示中，在左手侧示出了平面图，在右手侧示出了对应的截面图。本文将这些图称为对应截面图和平面图。
[0031]图1图示了根据本发明的实施例的用于先前层金属化结构的平面图和各选项的对应截面图。参考所述平面图和对应的截面图选项(a)，起始结构100包括金属线102和层间电介质(I LD)线104的图案。可以按照栅状图案对起始结构100图案化，该图案具有按照恒定间距隔开并且具有恒定宽度的金属线，如果采用自组配材料的话那么如图1所示。如果采用定向选择性生长技术，那么下层图案无须具有单一间距或宽度。例如，可以通过间距二分法或间距四分法来制造所述图案。线中的一些可能与下层过孔相关联，例如，在截面图中作为例子示出的线102’。
[0032]再次参考图1，替代选项(b)-(f)处理在金属线102和层间电介质线104之一或两者的表面上形成(例如，沉积、生长或者作为前面的图案化过程的剩余产物而留下)额外膜的情况。在示例(b)中，在层间电介质线104上设置额外膜106。在示例(c)中，在金属线102上设置额外膜108。在示例(d)中，在层间电介质线104上设置额外膜106，在金属线102上设置额外膜108。此外，尽管在(a)中将金属线102和层间电介质线104示为共面，但是在其它实施例中，它们非共面。例如，在(e)中，金属线102在层间电介质线104上方伸出。在示例(f)中，金属线102凹陷到层间电介质线104之下。
[0033]再次参考示例(b)-(d)，可以采用额外层(例如，层106