用于横向裁剪硬掩模的方法

文档序号:9732221阅读:371来源:国知局
用于横向裁剪硬掩模的方法
【专利说明】用于横向裁剪硬掩模的方法
[0001]相关申请的交叉引用
[0002]本申请要求2013年8月27日提交的题为 “Method for Laterally Trimming aHardmask”的美国临时专利申请第61/870,546号的权益,其全部内容通过引用并入本文中。
【背景技术】
[0003]本发明涉及等离子体处理,并且具体地,涉及使用等离子体的产物来蚀刻基片。

【发明内容】

[0004]半导体制造涉及在基片中制作部件图案。该图案通常使用光刻技术来制作。光刻技术涉及在光刻胶中制作潜式图案;使潜式图案显影成为凸纹图案;以及接着将凸纹图案转移至一个或更多个下面的层中,以制作硬掩模、介电膜、或可以耐久或牺牲的各种结构。将凸纹图案转移至下面的层中可以通过蚀刻技术来实现。如果给定得到的硬掩模具有关键尺寸(critical dimens1n,CD)过大的线或部件,则相应的基片(晶片)不可用并且通常被废弃。由过大的硬掩模CD所产生的这样的晶片损失会是巨大的损失。
[0005]本文中的技术提供了修改或调整硬掩模上不满足特定值的CD的方法。本文中的技术提供了缩小硬掩模尺寸以防止晶片变得不可用的方法。具体地,本文中的技术提供了横向蚀刻介电硬掩模以落在可用于后续制造的特定CD内的方法。技术包括改变突破蚀刻或主要蚀刻中的化学品以调整CD。这可以裁剪掉介电硬掩模的相当大部分例如高达6nm或更多。例如,该技术可以将结构的关键尺寸或尺寸从约36nm减小至约30nmo
[0006]在处理等离子体时改变碳与氟(C/F)的原子比使得能够对介电掩模侧壁进行保护性的聚合物厚度控制。控制该比使得精确横向蚀刻该结构(即,“裁剪”引入的掩模)成为可能。可以通过调整分子结构中具有不同C:F比的两个或数个前驱体的流量来控制等离子体中的C/F比。
[0007]本文中的方法的一个益处是输出的关键尺寸(CD)可以被独立控制,而无需在光刻和硬掩模开口(Hard Mask Opening,ΗΜ0)处理中调整。本文中的部件可以显著简化过程优化并且减少工艺开发时间。
[0008]本文中的方法包括用于“介电Si”叠加蚀刻的新的蚀刻方案,该“介电Si”叠加蚀刻包括作为Si蚀刻处理的一部分的掩模裁剪步骤。由此,本文中的技术可以提供一体化解决方案。对于介电掩模裁剪使用碳氟化合物混合物提供了数个优点,例如施加直接并且向工艺流程赋予额外的灵活性。在没有本文中公开的硬掩模裁剪方法的情况下,如果硬掩模CD不精确,则晶片被废弃。在具有如本文中公开的硅蚀刻中的硬掩模裁剪能力的情况下,可以对给定CD重新定目标以去除晶片废弃物。例如,如果硬掩模开口处理工具可以仅针对被识别为宽(过宽)的特定CD制作良好的轮廓,则可以通过执行本文中的技术来使该宽的CD变窄。
[0009]—个示例性实施方式包括在基片上蚀刻部件的方法。这样的方法可以包括将基片布置在等离子体处理系统中的基片保持器上。基片具有限定使下面的基片暴露的开口的图案化硬掩模。图案化硬掩模具有关键尺寸(CD)大于目标部件的预定特定关键尺寸的部件。使蚀刻工艺气体流入等离子体处理系统中。蚀刻工艺气体包括含氟气体。将钝化工艺气体流入等离子体处理系统中。钝化工艺气体包括碳氟化合物。从蚀刻工艺气体和钝化工艺气体形成等离子体,以使得基片暴露于等离子体。通过控制蚀刻工艺气体与钝化工艺气体的比例,以及通过控制等离子体处理系统中的电极偏压,使用等离子体的产物来横向蚀刻硬掩模的侧壁。
[0010]当然,为了清楚起见,已呈现了如本文中所述的对不同步骤的讨论的顺序。通常,这些步骤可以以任何适合的顺序执行。另外,虽然本文中的不同特征、技术、配置等中的每一个可以在本公开的不同地方讨论,但是旨在可以彼此独立地或彼此结合地执行这些构想中的每一个。因此,本发明可以以许多不同的方式体现和审视。
[0011]注意,本
【发明内容】
部分不指定本公开内容或要求保护的发明的每一个实施方式和/或逐渐新颖的方面。相反,本
【发明内容】
部分仅提供了对比常规技术新颖的不同实施方式和相应观点的初步讨论。对于本发明和实施方式的另外的细节和/或可能的观点,读者被引导至如下面进一步讨论的本公开内容的【具体实施方式】部分和相应的附图。
【附图说明】
[0012]参照结合附图考虑的下面的详细描述,对本发明的各个实施方式及其许多附带优点的更完整理解将变得明显。附图不一定按比例,相反重点放在了示出特征、原理和构想。
[0013]图1A是根据本文中的实施方式处理的示例性基片的截面示意图。
[0014]图1B是根据本文中的实施方式处理的示例性基片的截面示意图。
[0015]图2A是根据本文中的实施方式处理的示例性基片的截面示意图。
[0016]图2B是根据本文中的实施方式处理的示例性基片的截面示意图。
[0017]图3是用于处理半导体基片的示例性常规流程。
[0018]图4是根据本文中的实施方式的用于处理半导体基片的示例性流程。
【具体实施方式】
[0019]本文中的技术包括聚合碳氟化合物等离子体中的介电质的可控的横向蚀刻的方法。本文中的方法包括用于“介电Si”叠加蚀刻的蚀刻方案,该“介电Si”叠加蚀刻包括作为Si蚀刻处理的一部分的掩模裁剪步骤。由此,本文中的技术可以提供一体化解决方案。对于介电掩模裁剪使用碳氟化合物混合物提供了数个优点,例如施加直接并且向工艺流程赋予额外的灵活性。在没有本文中公开的硬掩模裁剪方法的情况下,如果硬掩模CD不精确,则晶片被废弃。在具有如本文中公开的硅蚀刻中的硬掩模裁剪能力的情况下,可以对给定CD重新定目标以去除晶片废弃物。例如,如果硬掩模开口处理工具可以仅针对被识别为宽(过宽)的特定CD制作良好的轮廓,则可以通过执行本文中的技术来使该宽的CD变窄。
[0020]本文中的技术提供了修改或调整硬掩模上的CD的方法。本文中的技术提供了缩小硬掩模尺寸以防止晶片变得不可用的方法。具体地,本文中的技术提供了横向蚀刻介电硬掩模以落在可用于后续制造的特定CD内的方法。通常,该技术可以包括使用氟基和碳氟化合物基或氟代烃基化学品用于产生等离子体,以及控制两种化学品的比例。
[0021]一个实施方式包括用于在基片上蚀刻部件的方法。该方法包括将基片布置在等离子体处理系统中的基片保持器上。例如,将半导体晶片加载在等离子体处理室中的静电吸盘上。基片具有限定使下面的基片暴露的开口的图案化硬掩模。图案化硬掩模具有关键尺寸(CD)大于目标部件的预定特定关键尺寸的部件。注意,图案化硬掩模可以是单个层或单一材料,或者可以包括多个层和/或多种材料。在具有包括硬掩模的多个层的实施方式中,这样的层可以包括氧化硅层和氮化硅层。在一些实施方式中,下面的基片可以是硅基片。在一些实施方式中,基片可以具有在图案化硬掩模上的图案化含硅层。图案化硬掩模可以选自介电材料,并且可以包括氮化硅和/或氧化硅。
[0022]具有关键尺寸(CD)大于目标部件的预定特定关键尺寸的部件的图案化硬掩模可以从一个或更多个测量步骤中被识别以验证关键尺寸。例如,扫描电子显微镜系统可以识别图案化硬掩模部件的关键尺寸大于目标部件的预定特定关键尺寸,这可以触发将基片布置在基片保持器上。
[0023]图1A和图2A是需要调整的示例性基片部分的截面示意图。图1A示出具有保护层115的硬掩模方案,保护层115可以是在介电硬掩模110上的硅层。介电硬掩模110可以是例如氮化物或氧化物材料。该介电硬掩模110可以包括不同或相同的介电材料的多个层。介电硬掩模110可以被实施为单一介电材料的层。在其他替选实施方式中,介电硬掩模110可以包括有机平坦化层(0PL)以及氧化物和/或氮化物层。可替选地,硬掩模可以是一半氮化硅和一半氧化硅。介电硬掩模110可以定位在下面的基片105上,基片105可以包括硅基片。图2A类似于图1A,但是不包括保护层115。可以使用制作光刻胶凸纹图案的常规光刻图案化技术,之后将凸纹图案转移至介电硬掩模110中的蚀刻技术来形成由硬掩模110限定的图案。图1A和2A的介电硬掩模110具有初始CD 125,其大于要转移至下面的基片105中的特定尺寸。
[002
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1