切割半导体晶片的方法
【专利说明】切割半导体晶片的方法
[0001]相关申请的交叉引用
[0002]本申请要求美国临时申请号62062，967，申请日2014年10月13日，名称“切割半导体晶片的方法”的优先权，其公开内容通过引用全部合并于此用于各种目的。
【背景技术】
[0003]切割工艺，亦称作分割，通常用来分隔形成在晶片上的多个芯片。可采用各种各样的切割工艺来将形成在晶片上的多个芯片分隔成单个芯片用于封装。一种常用工艺为机械锯切。在机械锯切过程中，高速转动的金刚石锯沿锯道或分割通道将芯片彼此分隔。然而，由于刀口引起的机械应力，各芯片容易出现裂纹或碎肩。此外，采用机械锯切从整片晶片分隔芯片是非常耗费时间的。
[0004]为了缓解上述问题，已提出一种等离子蚀刻工艺用于切割或分割晶片。然而，我们发现，通常的等离子蚀刻工艺不能有效地从晶片分隔裸片，且切割的裸片还可能遭受由等离子蚀刻工艺引起的污染。通常的等离子蚀刻工艺还可导致切割的裸片的粗糙或不均匀的侧表面或侧壁。
[0005]有鉴于此，希望提供一种可靠、简单、高效、经济有效的方法，用于从晶片切割半导体芯片或裸片。
【发明内容】
[0006]—般地，实施例涉及半导体裸片的切割方法。在一个方面，公开一种分割晶片的方法。该方法包括提供具有第一主表面和第二主表面的晶片。晶片预备有多个裸片，该多个裸片位于主设备区域上，并被晶片第一主表面上的分割通道彼此分开。在晶片的第一主表面或第二主表面上提供膜。该膜至少覆盖对应于主设备区域的区域。该方法还包括利用膜作为刻蚀掩模，通过晶片露出的半导体材料等离子蚀刻晶片，以形成空隙将所述晶片上的多个裸片分隔成多个单独裸片。
[0007]这些实施例以及本文揭露的其他优点和特征，将通过结合下述描述和附图而显而易见。此外，应理解本文描述的各实施例不是互相排斥的，可存在于各种组合排列。
【附图说明】
[0008]附图中，相同的附图标记一般表示不同视图中的相同部件。另外，附图不一定是按比例绘制的，而是一般将重点放在说明本发明的原理上。在下述描述中，参照附图描述本发明的各实施例，其中:
[0009]图1示出半导体晶片的简化主视图；
[0010]图2a-2e、图3a-3b、图4a-4d和图5a_5d示出切割半导体晶片的工艺的各实施例。
【具体实施方式】
[0011]—般地，实施例涉及切割或分割半导体晶片的方法。本公开所描述的实施例涉及切割工艺中的等离子蚀刻工艺。本公开的实施例可应用于切割任何类型的晶片，包括对机械应力敏感的晶片，诸如其中具有低k和超低k材料的晶片。本公开中将描述的切割方法还可用于晶片级芯片尺寸封装(WLCSP)应用，其中进行晶片级封装之后执行分割。例如，所述芯片/裸片或封装可包括任何类型的集成电路(1C)，诸如存储设备、光电设备、逻辑设备、通信设备、数字信号处理器(DSP)、微控制器、系统集成芯片以及其他类型设备或其组合，其中存储设备包括动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)以及各种类型的非易失性存储器(包括可编程只读存储器(PROM)和闪存)。这些裸片/芯片或封装可并入电子产品或装备，诸如手机、电脑以及移动产品和移动智能产品。裸片也可用于并入其他类型产品。
[0012]图1示出半导体晶片110的简化主视图。例如，半导体晶片可为硅片。也可使用其他合适类型的晶片。例如，晶片可为P型或η型掺杂晶片。
[0013]参见图1，晶片包括第一表面110a，第一表面IlOa上形成有多个裸片/芯片115。该多个裸片/芯片可在晶片上并行形成。例如，裸片沿第一方向(X)的行和第二方向(y)的列布置。所示的晶片包括多个主设备区域122和框架(或周界)区域126。主设备区域包括半导体裸片或芯片的特征和互连件。主设备区域包括电路组件(未示出)，诸如晶体管、电阻器、电容器和互联件以形成裸片/芯片。对于周界区域，其围绕主设备区域。例如，周界区域不包含电路组件，并在晶片上用作划刻道或分割通道/道126。相邻的裸片/芯片由划刻道或分割通道彼此间隔或隔开。通过沿这些划刻道或分割通道分割晶片，裸片被彼此隔开。下文描述的各切割方法可用于从晶片分隔裸片。
[0014]图2a_2e示出从晶片切割半导体裸片或芯片的方法或工艺200的实施例。例如，晶片可类似于或同于如图1示出和描述的晶片110。照此，为了简洁起见，具有相同参考标记的共同元件或特征不描述或不详细描述。
[0015]图2a不出具有第一表面IlOa和第二表面IlOb的晶片110。晶片用作形成裸片或芯片的衬底。例如，第一表面IlOa为有源表面，而第二表面IlOb为无源表面或被动表面。晶片的有源表面是指其中定义集成电路的表面。晶片的被动表面是指其中定义集成电路的表面的背面。例如，晶片包括半导体晶片，诸如硅片。也可使用其他合适类型的半导体晶片。在一个实施例中，晶片经过处理，包括多个裸片或芯片115。例如，多个裸片在晶片上并行处理。裸片115包括形成在晶片或衬底的有源表面上的电路组件。例如，电路组件包括晶体管、电阻器、电容器和互联件以形成IC集成电路。多个裸片形成在晶片上，并由划刻道或分割通道/道彼此隔开。为了简化和说明的目的，如图2a所示的晶片，包括四个裸片Iis1-1is4O应理解，晶片可包括不同合适数目的裸片位于其上。如所示，每个裸片Iis1-1is4由分割通道/道126彼此隔开。
[0016]在晶片的有源表面上执行前端制程(FEOL)工艺以形成电路组件，执行后端制程(BEOL)工艺以形成互连件(如金属线或接触过孔)。如图2a所示，处理晶片110直到其中最终钝化膜或层131在晶片的有源表面上形成的阶段。例如，该最终钝化层包括聚酰亚胺，并可在晶片的有源表面上通过化学气相沉积(CVD)形成。也可采用其它合适的介电材料和技术来形成最终钝化层。在一个实施例中，钝化层132以不在分割通道/道126上延伸的方式形成。例如，这可通过掩模技术或蚀刻技术实现。例如，钝化层可沉积在晶片的有源表面上，分割通道上的钝化层部分可采用掩膜蚀刻技术通过蚀刻去除。可选地，当钝化层沉积在晶片上时，可提供掩模如光刻胶来覆盖分割通道。配置在掩模上的钝化层可与光刻胶一起去除，留下主设备区域的钝化层。也可使用其它适合的技术，使得钝化层设置在主设备区域的周界，而不延伸至对应于分割通道的周界区域。
[0017]根据需求，可在晶片的分割通道/道内形成一个或多个监测图案135。例如，该监测图案(monitoring pattern)包括用于在光刻工艺中保证晶片的精确对准的对准标记/图案，用于确认形成层是否实际具有所需厚度和尺寸的工艺控制模块(PCM)，或用于测量形成的电路组件的电学特性的试验元件组(TEG)。也可在分割通道内形成其它适合的监测图案。例如，监测图案包括金属材料，诸如铜。也可使用其他合适类型的金属材料。
[0018]在一个实施例中，晶片的有源表面IlOa上形成的最终钝化层132的开口(未示出)露出裸片接触垫(未示出)，该裸片接触垫上形成一排外部电接触件或裸片接触件170。裸片接触垫提供针对裸片的电路的连接件。例如，裸片接触垫由导电材料构成，诸如铜、铝、金、镍或其合金。其它类型的导电材料也可用于裸片接触垫。
[0019]在一个实施例中，晶片带有凸点，其外部接触件170具有在晶片的有源表面上形成的球状结构或球状物，如图2a所示。例如，外部接触件包括焊球。提供其它合适类型的外部接触件，诸如但不限于铜柱、带有焊料盖的铜柱、金柱凸块或其结合也是可行的。外部接触件提供电连接件，用于耦接外部设备(未示出)，诸如电路板。在其他实施例中，在该工艺阶段，晶片可不提供外部接触件。
[0020]晶片衬底110的一部分可以去除。在一个实施例中，部分晶片衬底可采用背面研磨工艺去除。这可通过将部分处理的晶片转移到支撑平台140来实现，如图2a所示。例如，支持平台可为背面研磨带。该部分处理的晶片布置在支撑平台上，使得晶片的有源表面IlOa面向支撑平台。由于