半导体装置及其制造方法

半导体装置及其制造方法
【专利说明】半导体装置及其制造方法
[0001 ] 本申请是申请日为“2009年7月30日”、申请号为“200910160554.7”、题为“半导体装置及其制造方法”的分案申请。
技术领域
[0002]本发明涉及一种具有由将氧化物半导体膜用于沟道形成区域的薄膜晶体管(以下，称为TFT)构成的电路的半导体装置及其制造方法。例如，本发明涉及将以液晶显示面板为代表的电光装置及具有有机发光元件的发光显示装置作为部件而安装的电子设备。
[0003]另外，在本说明书中的半导体装置是指通过利用半导体特性而能够工作的所有装置，因此电光装置、半导体电路以及电子设备都是半导体装置。
【背景技术】
[0004]近年来，对在配置为矩阵状的每个显示像素中设置由TFT构成的开关元件的有源矩阵型显示装置(液晶显示装置、发光显示装置、电泳式显示装置)正在积极地进行研究开发。由于有源矩阵型显示装置在各个像素(或每个点)中设置开关元件，与单纯矩阵方式相比，在增加像素密度的情况下能够以低电压进行驱动而具有优势。
[0005]另外，将氧化物半导体膜用于沟道形成区域来形成薄膜晶体管(TFT)等，并将其应用于电子装置或光装置的技术受到关注。例如，可以举出将氧化锌(ZnO)用作氧化物半导体膜的TFT、或使用InGaO3(ZnO)J^TFT13在专利文献I和专利文献2中公开有如下技术:将使用这些氧化物半导体膜的TFT形成在具有透光性的衬底上，并将其应用于图像显示装置的开关元件等。
[0006][专利文献I]日本专利申请公开2007-123861号公报
[0007][专利文献2]日本专利申请公开2007-96055号公报
[0008]对将氧化物半导体膜用于沟道形成区域的薄膜晶体管要求工作速度快、制造工序相对简单，并且具有充分的可靠性。
[0009]在形成薄膜晶体管时，作为源电极和漏电极使用低电阻的金属材料。尤其是，在制造进行大面积显示的显示装置时，起因于布线电阻的信号迟延问题较为明显。所以，优选使用电阻值低的金属材料作为布线或电极的材料。当采用由电阻值低的金属材料构成的源电极和漏电极与氧化物半导体膜直接接触的薄膜晶体管的结构时，有可能导致接触电阻增大。可以认为以下原因是导致接触电阻增大的要因之一:在源电极和漏电极与氧化物半导体膜的接触面上形成肖特基结。
[0010]再加上，在源电极和漏电极与氧化物半导体膜直接接触的部分中形成电容，并且频率特性(称为f特性)降低，有可能妨碍薄膜晶体管的高速工作。

【发明内容】

[0011]本发明的一个方式的目的之一在于提供一种在使用含有铟(In)、镓(Ga)、及锌(Zn)的氧化物半导体膜的薄膜晶体管中，减少了源电极或漏电极的接触电阻的薄膜晶体管及其制造方法。
[0012]此外，本发明的一个方式的目的之一还在于提高使用含有In、Ga及Zn的氧化物半导体膜的薄膜晶体管的工作特性或可靠性。
[0013]另外，本发明的一个方式的目的之一还在于降低使用含有In、Ga及Zn的氧化物半导体膜的薄膜晶体管的电特性的不均匀性。尤其是，在液晶显示装置中，各元件间的不均匀性较大的情况下，有可能发生起因于该TFT特性的不均匀性的显示不均匀。
[0014]此外，在包括发光元件的显示装置中，当以向像素电极流过一定的电流的方式设置的TFT (配置在驱动电路的TFT或向像素中的发光元件供给电流的TFT)的导通电流(I Cin)的不均匀性较大时，有可能引起在显示画面中的亮度的不均匀。
[0015]以上，本发明的一个方式的目的在于解决上述问题的至少一个。
[0016]本发明的一个方式的要旨在于:作为半导体层使用含有In、Ga及Zn的氧化物半导体膜，并且包括在半导体层与源电极层和漏电极层之间设置有缓冲层的反交错型(底栅结构)的薄膜晶体管。
[0017]在本说明书中，将使用含有In、Ga及Zn的氧化物半导体膜形成的半导体层记作“IGZ0半导体层”。
[0018]源电极层与IGZO半导体层需要欧姆接触，并需要尽可能地降低该接触电阻。与此相同，漏电极层与IGZO半导体层需要欧姆接触，并需要尽可能地降低该接触电阻。
[0019]由此，通过在源电极层和漏电极层与IGZO半导体层之间意图性地设置其载流子浓度高于IGZO半导体层的缓冲层来形成欧姆接触。
[0020]作为缓冲层，使用具有η型导电型的金属氧化层。作为金属氧化层，可以使用氧化钛、氧化钼、氧化锌、氧化铟、氧化妈、氧化镁、氧化1丐、氧化锡、氧化镓等。另外，也可以使用其载流子浓度比用于激活层的含有铟、镓及锌的氧化物半导体层高的含有铟、镓及锌的氧化物半导体层而代替金属氧化物层。另外，还可以使缓冲层含有赋予η型或P型的杂质元素。至于杂质元素，例如可以使用铟、镓、锌、镁、铝、钛、铁、锡、钙、钪、钇、锆、铪、硼、铊、锗、铅等。通过将这些杂质元素等包含在缓冲层中，可以防止因成膜后的加热处理而从半导体层漏出氧。并且，通过杂质添加，可以提高金属氧化物中的载流子浓度。
[0021]缓冲层用作η+层，还可以称为漏区或源区。
[0022]根据本发明的一个方式的半导体装置具有薄膜晶体管，该薄膜晶体管包括:栅电极层;栅电极层上的栅极绝缘层;栅极绝缘层上的半导体层;半导体层上的具有η型导电型的缓冲层；以及缓冲层上的源电极层和漏电极层，其中半导体层是含有铟、镓、及锌的氧化物半导体层，缓冲层是金属氧化物层，并且半导体层与源电极层和漏电极层通过缓冲层电连接。
[0023]根据本发明的一个方式的半导体装置具有薄膜晶体管，该薄膜晶体管包括:栅电极层;栅电极层上的栅极绝缘层;栅极绝缘层上的半导体层;半导体层上的具有η型导电型的缓冲层；以及缓冲层上的源电极层和漏电极层，其中半导体层是含有铟、镓、及锌的氧化物半导体层，半导体层在源电极层与漏电极层之间包括膜厚度薄的区域，缓冲层是金属氧化物层，并且半导体层与源电极层和漏电极层通过缓冲层电连接。
[0024]在本发明的一个方式中，优选使用氧化钛、氧化钼、氧化锌、氧化铟、氧化妈、氧化镁、氧化钙、氧化锡或氧化镓作为金属氧化物层，特别优选的是氧化钛。
[0025]在上述结构中，还可以在半导体层与缓冲层之间设置载流子浓度高于半导体层且低于缓冲层的第二缓冲层。第二缓冲层用作η—层。作为第二缓冲层，可以使用包含In、Ga、及Zn的氧化物半导体层和金属氧化物层的混合层。作为包括在第二缓冲层中的金属氧化物层，可以使用与能够用于缓冲层的金属氧化物层相同材料。
[0026]含有In、Ga、及Zn的氧化物半导体膜(IGZO膜)具有空穴迀移率随着载流子浓度的升高而升高的特性。因此，含有In、Ga、及Zn的氧化物半导体膜的载流子浓度与空穴迀移率的关系成为如图27所示那样。在本发明的一个方式中，适用于半导体层的沟道的IGZO膜的载流子浓度范围(沟道用浓度范围I)优选为低于I X 1017atoms/cm3(更优选为I X 10uatoms/cm3以上)。另一方面，在将IGZO膜用作缓冲层的情况下，IGZO膜的载流子浓度范围(缓冲层浓度范围2)优选为I X 1018atoms/cm3以上(更优选为I X 1022atoms/cm3以下)。上述IGZO膜的载流子浓度是在用作半导体层的情况下，在室温下，并在没有施加源极电压、漏极电压、以及栅电压的条件下的值。
[0027]当用作沟道的IGZO膜的载流子浓度范围超过上述范围时，有可能使薄膜晶体管变成常开启。所以，通过将本发明的一个方式的载流子浓度范围的IGZO膜用作半导体层的沟道，可以形成可靠性更高的薄膜晶体管。
[0028]另外，优选使用钛膜作为源电极层和漏电极层。例如，当使用钛膜、铝膜、钛膜的叠层时，电阻低且在铝膜中不容易产生小丘。
[0029]根据本发明的一个方式的半导体装置的制造方法包括如下步骤:在衬底上形成栅电极层;在栅电极层上形成栅极绝缘层;在栅极绝缘层上形成半导体层;在半导体层上形成具有η型导电型的缓冲层;在缓冲层上形成源电极层和漏电极层，其中使用含有铟、镓、及锌的氧化物半导体膜形成半导体层，使用金属氧化物层形成缓冲层，并且通过缓冲层将半导体层电连接到源电极层和漏电极层。
[0030]可以在不暴露于大气的情况下，连续地形成栅极绝缘层、半导体层、具有η型导电型的缓冲层、以及源电极层和漏电极层。通过进行连续形成，可以减轻因成为碎肩的大气中的杂质混入到界面而引起的不良。
[0031]栅极绝缘层、半导体层、具有η型导电型的缓冲层、以及源电极层和漏电极层采用溅射法形成即可。优选在氧气氛下(或氧90%以上、稀有气体(氩或氦)10%以下)形成栅极绝缘层和半导体层，并在稀有气体(氩或氦)气氛下形成具有η型导电型的缓冲层。
[0032]通过如上所述那样使用溅射法进行连续的形成，生产率提高并且薄膜界面的可靠性稳定。另外，通过在氧气氛下形成栅极绝缘层和半导体层来使其含有多的氧，可以减轻由于劣化而导致的可靠性的降低、或薄膜晶体管的特性向常开启一侧漂移等。
[0033]根据本发明的一个方式的半导体装置的制造方法包括如下步骤:在衬底上形成栅电极层;在栅电极层上形成栅极绝缘层;在栅极绝缘层上形成半导体层;在半导体层上形成具有η型导电型的缓冲层;在缓冲层上形成源电极层和漏电极层，其中使用含有铟、镓、及锌的氧化物半导体层形成半导体层，使用金属氧化物层形成缓冲层，通过缓冲层将半导体层电连接到源电极层和漏电极层，并且不暴露于大气地连续形成栅极绝缘层、半导体层、缓冲层、源电极层、以及漏电极层。
[0034]根据本发明的一个方式，可以得到一种光电流少，寄生电容小并且开关比高的薄膜晶体管，而可以制造具有良好的动态特性的薄膜晶体管。所以，可以提供具有高电特性且可靠性好的薄膜晶体管的半导体装置。
【附图说明】
[0035]图1A至ID是说明根据本发明的一个方式的半导体装置的图；
[0036]图2A及2B是说明根据本发明的一个方式的半导体装置的图；
[0037]图3A至3G是说明根据本发明的一个方式的半导体装置的制造方法的图；
[0038]图4A至4D是说明根据本发明的一个方式的半导体装置的制造方法的图；
[0039]图5A和5B是说明根据本发明的一个方式的半导体装置的图；
[0040]图6A和6B是说明根据本发明的一个方式的半导体装置的图；
[0041]图7A和7B是说明根据本发明的一个方式的半导体装置的图；
[0042]图8是说明根据本发明的一个方式的半导体装置的图；
[0043]图9A、9B是说明根据本发明的一个方式的半导体装置的图；
[0044]图1OA至1D是说明根据本发明的一个方式的半导体装置的制造方法的图；
[0045]图11是说明根据本发明的一个方式的半导体装置的图；
[0046]图12是说明根据本发明的一个方式的多室型的制造装置的俯视示意图；
[0047]图13A和13B是说明根据本发明的一个方式的显示装置的框图的图；
[0048]图14是说明根据本发明的一个方式的信号线驱动电路的结构的图；
[0049]图15是说明根据本发明的一个方式的信号线驱动电路的工作的时序图；
[0050]图16是说明根据本发明的一个方式的信号线驱动电路的工作的时序图；
[0051]图17是说明根据本发明的一个方式的移位寄存器的结构的图；
[0052]图18是说明图17所示的触发器的连接结构的图；
[0053]图19A和19B是说明根据本发明的一个方式的有源矩阵型的液晶显示装置的图；
[0054]图20A至20C是说明根据本发明的一个方式的液晶显示面板的图；
[0055]图21是说明根据本发明的一个方式的液晶显示模块的图；
[0056]图22A和22B是说明根据本发明的一个方式的有源矩阵型的发光显示装置的图；
[0057]图23是说明图22A和22B所不的发光显不装置的等效电路的图；
[0058]图24A至24C是说明根据本发明的一个方式的发光元件的结构的图；
[0059]图25A和25B是说明根据本发明的一个方式的发光显示面板的图；
[0060]图26是说明根据本发明的一个方式的有源矩阵型的电子纸的图；
[0061]图27是说明包含In、Ga、及Zn的氧化物半导体膜的载流子浓度和空穴迀移率的关系的图；
[0062]图28A和28B是说明电子纸的使用方式的例子的图；
[0063]图29是示出电子书籍的一个例子的外观图；
[0064]图30A和30B是示出电视装置及数码相框的例子的外观图；
[0065]图31A和31B是示出游戏机的例子的外观图；
[ΟΟ??]图32是不出移动电话机的一个例子的外观图。
【具体实施方式】
[0067]下面，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下的说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是，其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在以下说明的本发明的结构中，不同附图中使用相同的附图标记来表示相同的部分或具有相同功能的部分，而有时省略其重复说明。
[0068]实施方式I
[0069]在本实施方式中，使用图1A至4D对薄膜晶体管及其制造工序进行说明。
[0070]在图1A和图1B以及图2A和图2B中示出本实施方式的底栅结构的薄膜晶体管170a、170b、以及170c。图1A为平面图，图1B是沿着图1A中的线A1-A2的截面图。图1C为平面图，图1D是沿着图1C中的线B1-B2的截面图。图2A为平面图，图2B是沿着图2A中的线C1-C2的截面图。
[0071]在图1A和ID中，设置有在衬底100上具有栅电极层101、栅极绝缘层102、半导体层103、具有η型导电型的缓冲层104a、104b、源电极层或漏电极层105a、105b的薄膜晶体管I70a或I70b。
[0072]作为半导体层103使用含有In、Ga、及Zn的氧化物半导体膜，并通过在源电极层或漏电极层105a、105b与为IGZO半导体层的半导体层103之间意图性地设置载流子浓度比半导体层103高的缓冲层104a、104b，来形成欧姆接触。为了降低薄膜晶体管的电特性的不均匀性，包含In、Ga、及Zn的氧化物半导体层优选处于非晶状态。
[0073]作为缓冲层104a、104b，使用具有η型导电型的金属氧化物层。作为金属氧化物层，可以使用氧化钛、氧化钼、氧化锌、氧化铟、氧化妈、氧化镁、氧化1丐、氧化锡、氧化镓等。另夕卜，也可以使用载流子浓度比半导体层103高的含有铟、镓、及锌的氧化物半导体层而代替金属氧化物层。另外，还可以使缓冲层含有赋予η型或P型导电型的杂质元素。至于杂质元素，例如可以使用铟、镓、锌、镁、铝、钛、铁、锡、钙等。通过将这些杂质元素等包含在缓冲层中，可以防止因成膜后的加热处理而从半导体层漏出氧。并且，通过杂质添加，可以提高金属氧化物中的载流子浓度。
[0074]缓冲层104a、104b用作η+层，也可以称为漏区或源区。
[0075]图1Α、IB的薄膜晶体管170a是使用不同掩模对缓冲层104a、104b与源电极层或漏电极层105a、105b进行蚀刻加工的例子，缓冲层104a、104b与源电极层或漏电极层105a、105b的形状不同。
[0076]图1C、ID的薄膜晶体管170b是使用相同掩模对缓冲层104a、104b与源电极层或漏电极层105a、105b进行蚀刻加工的例子，缓冲层104a、104b与源电极层或漏电极层105a、105b的形状相同。
[0077]另外，图1A、1B、1C、ID的薄膜晶体管170a、170b是在半导体层103上，源电极层或漏电极层105a、105b的端部与缓冲层104a、104b的端部不一致，而露出有缓冲层104a、104b的一部分的例子。
[0078]另一方面，图2A、2B的薄膜晶体管170c是使用相同掩模对半导体层103和缓冲层104a、104b进行蚀刻加工的例子，并半导体层103与缓冲层104a、104b的端部一致。另外，图2A、2B的薄膜晶体管170c是在半导体层103上，源电极层或漏电极层105a、105b的端部与缓冲层104a、104b的端部也一致的例子。
[0079]此外，图11示出源电极层或漏电极层为叠层结构的薄膜晶体管170d。薄膜晶体管171d包括源电极层或漏电极层105al、105a2、105a3的置层、以及源电极层或漏电极层105bl、105b2、105b3的叠层。例如，可以使用钛膜作为源电极层或漏电极层105al、105bl，使用铝膜作为105a2、105b2，并使用钛膜作为105a3、105b3。
[0080]在薄膜晶体管170d中，将源电极层或漏电极层105al、105bl用作蚀刻停止层，利用湿蚀刻形成源电极层或漏电极层105a2、105a3、105b2、105b3。使用与上述湿蚀刻相同的掩模，利用干蚀刻形成源电极层或漏电极层105al、105b 1、缓冲层104a、104b。
[0081]因此，源电极层或漏电极层105al与缓冲层104a的端部、源电极层或漏电极层105bl与缓冲层104b的端部分别一致，并且与源电极层105al、105bl相比，源电极层或漏电极层105a2、105a3、源电极层或漏电极层105b2、105b3的端部缩退。
[0082]由此，当用于源电极层和漏电极层的导电膜、以及缓冲层和半导体层在蚀刻工序中选择比低时，层叠用作蚀刻停止层的导电膜并在其他的蚀刻条件下进行多次蚀刻工序即可。
[0083]使用图3A至3G说明图1A、IB的薄膜晶体管170a的制造方法。
[0084]在衬底100上形成栅电极层101、栅极绝缘层102、以及半导体膜111(参照图3A)。衬底100除了可以使用通过恪化方法或浮法(float method)制造的无碱玻璃衬底如钡硼娃酸盐玻璃、硼硅酸铝玻璃、或铝硅酸盐玻璃等、及陶瓷衬底之外，还可以使用具有可承受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底的表面上设置绝缘膜的衬底。衬底100的尺寸可以采用320_\400_、370111111\470_、550_\650mm、600mm X 720mm、680mm X880mm、730mm X920mm、1000mmX 1200mm、1100mmX 1250mm、1150mmX 1300mm 1500mmX 1800mm、1900mmX 2200mm、2160mmX 2460mm、2400mmX 2800mm、或2850mmX3050mm等。
[0085]另外，还可以在衬底100上形成绝缘膜作为基底膜。至于基底膜，可以利用CVD法或溅射法等由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层来形成即可。
[0086]栅电极层101使用钛、钼、铬、钽、钨、铝等的金属材料或其合金材料形成。栅电极层101可以通过利用溅射法或真空蒸镀法在衬底100上形成导电膜，并在该导电膜上利用光刻技术或喷墨法形成掩模，并使用该掩模对导电膜进行蚀刻而形成。另外，可以利用喷墨法喷射银、金、铜等的导电纳米膏并进行焙烧来形成栅电极层101。另外，作为用来提高栅电极层101的紧密性以及防止向衬底或基底膜的扩散的阻挡层金属，可以将上述金属材料的氮化物膜设置在衬底100和栅电极层101之间。另外，栅电极层101可以是单层结构或叠层结构，例如可以从衬底100—侧使用钼膜和铝膜的叠层、钼膜和铝和钕的合金膜的叠层、钛膜和铝膜的叠层、钛膜、铝膜以及钛膜的叠层等。
[0087]注意，因为在栅电极层101上形成半导体膜或布线，为了防止断裂优选对其进行加工以使其端部形成为锥形。
[0088]栅极绝缘层102以及半导体膜111可以在不暴露于大气的条件下连续地形成。当连续地形成时，可以在不被大气成分或悬浮于大气中的杂质元素污染的状态下形成各个叠层界面。
[0089]在有源矩阵型的显示装置中，构成电路的薄膜晶体管的电特性重要，该电特性左右显示装置的性能。尤其是，在薄膜晶体管的电特性之中阈值电压(Vth)重要。即使在场效应迀移率高的情况下，当阈值电压值高、或阈值电压值为负时，作为电路的控制也很困难。在薄膜晶体管的阈值电压值高并且阈值电压的绝对值大的情况下，驱动电压低的情况下薄膜晶体管不能起到开关功能，有可能成为负载。另外，当阈值电压值为负时，即使在栅极电压为OV的情况下，在源电极和漏电极之间也有电流产生，容易变成所谓的常开启状态。
[0090]在η沟道型的薄膜晶体管的情况下，优选的是，只有对栅电压施加正的电压才形成沟道，而产生漏极电流的晶体管。只有提高驱动电压才形成沟道的晶体管、或即使在负的电压状态下也能形成沟道而产生漏极电流的晶体管不适于用于电路