一种阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]目前，为了降低液晶显示装置的成本，通常将用于驱动液晶显示装置的栅极驱动电极集成在阵列基板的非显示区域上，在制作阵列基板的显示区域中的各层结构的同时制作栅极驱动集成电路中的各层结构。
[0003]现有技术中的栅极驱动电路包括CMOS(互补金属氧化物半导体场效应晶体管)，该CMOS包括相邻的PM0S(P沟道金属氧化物半导体场效应晶体管)和匪0S(N沟道金属氧化物半导体场效应晶体管)，上述PMOS和NMOS均具有顶栅结构，二者的栅极和用于为各自的栅极提供信号的走线均处于同一层。
[0004]本申请的发明人发现，在构图形成上述各走线和各栅极时，需要使上述各走线和栅极之间具有较大的间隙，以使PMOS的栅极和为该栅极提供信号的走线，与NMOS的栅极和为该栅极提供信号的走线之间的间隙能够满足曝光精度、对位偏差和尺寸偏差等要求，但这样会导致栅极驱动电路所占的区域的宽度较大，使得阵列基板的非显示区域的宽度较大，不利于实现显示装置的窄边框设计。
【发明内容】
[0005]本发明的目的在于提供一种阵列基板及其制作方法、显示装置，用于减小阵列基板的非显示区域的宽度，以利于实现显示装置的窄边框设计。
[0006]为达到上述目的，本发明提供一种阵列基板，采用如下技术方案:
[0007]该阵列基板包括显示区域和非显示区域，所述非显示区域内设置有栅极驱动电路，所述栅极驱动电路包括相邻的PMOS和匪OS，所述PMOS的栅极和为其提供信号的第一走线同层设置，所述WOS的栅极和为其提供信号的第二走线同层设置，所述PMOS的栅极和所述第一走线所在膜层、所述NMOS的栅极和所述第二走线所在膜层层叠设置，且在两个所述膜层之间设置有至少一层绝缘层。
[0008]本发明提供的阵列基板具有如上所述的结构，由于该阵列基板上的PMOS的栅极和第一走线所在膜层，与NMOS的栅极和第二走线所在膜层之间设置有至少一层绝缘层，因此，在阵列基板的非显示区域上制作栅极驱动电路时，无需考虑PMOS的栅极和第一走线，与匪OS的栅极和第二走线之间的间隙的问题，因此，能够有效减小阵列基板的非显示区域的宽度，以利于实现显示装置的窄边框设计。
[0009]进一步地，本发明还提供一种显示装置，该显示装置包括如上所述的阵列基板。由于该显示装置包括如上所述的阵列基板，因此，该显示装置具有和上述阵列基板相同的有益效果，此处不再进行赘述。
[0010]此外，本发明还提供一种阵列基板的制作方法，采用如下技术方案:
[0011]该阵列基板的制作方法包括:
[0012]步骤S1、提供一衬底基板，所述衬底基板包括显示区域和非显示区域；
[0013]步骤S2、在所述衬底基板的非显示区域上，形成包括PMOS的栅极、第一走线和光线遮挡结构的图形；
[0014]步骤S3、形成第一栅极绝缘层；
[0015]步骤S4、形成包括所述PMOS的有源层和NMOS的有源层的图形；
[0016 ]步骤S5、形成第二栅极绝缘层；
[0017]步骤S6、形成包括所述NMOS的栅极和第二走线的图形；
[0018]步骤S7、形成所述PMOS的第一欧姆接触区、所述PMOS的第二欧姆接触区，所述NMOS的第一欧姆接触区、所述NMOS的第二欧姆接触区，所述NMOS的第一轻掺杂区、所述NMOS的第二轻掺杂区、所述NMOS的第三轻掺杂区和所述NMOS的第四轻掺杂区；
[0019]步骤S8、形成层间绝缘层；
[0020]步骤S9、形成均贯穿所述层间绝缘层和所述第二栅极绝缘层的第一过孔、第二过孔、第三过孔和第四过孔；
[0021 ] 步骤S10、形成包括所述PMOS的源极和漏极，以及所述NMOS的源极和漏极的图形；
[0022]其中，所述PMOS的源极通过所述第一过孔与所述PMOS的第一欧姆接触区连接，所述PMOS的漏极通过所述第二过孔与所述PMOS的第二欧姆接触区连接，所述NMOS的源极通过所述第三过孔与所述NMOS的第一欧姆接触区连接，所述NMOS的漏极通过所述第四过孔与所述NMOS的第二欧姆接触区连接。
[0023]本发明提供的阵列基板的制作方法包括如上所述的步骤，由于在形成PMOS的栅极和第一走线的步骤，与形成NMOS的栅极和第二走线的步骤之间，还有形成第一栅极绝缘层的步骤、形成PMOS的有源层和NMOS的有源层的图形的步骤，以及形成第二栅极绝缘层的步骤，因此，在阵列基板的非显示区域上制作栅极驱动电路时，无需考虑PMOS的栅极和第一走线，与NMOS的栅极和第二走线之间的间隙的问题，因此，能够有效减小阵列基板的非显示区域的宽度，以利于实现显示装置的窄边框设计。
【附图说明】
[0024]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1为本发明实施例中的阵列基板的非显示区域的截面示意图；
[0026]图2为本发明实施例中的PMOS的栅极和第二走线与匪OS的栅极的位置关系示意图。
[0027]附图标记说明:
[0028]10 一衬底基板；na—PM0S的栅极； nb 一應％的栅极；
[0029]12—第一栅极绝缘层；13a—PMOS的有源 131a—PMOS的第一
[0030]层；欧姆接触区；
[0031 ] 132a—PMOS 的沟道区；133a—PMOS 的第二 13b—NMOS 的有源
[0032]欧姆接触区；层；
[0033]131b—NMOS 的第一欧姆接触 132b—NMOS 的第一133b—NMOS 的第一
[0034]区；轻惨杂区；子有源层；
[0035]134b—NMOS 的第二轻掺杂135b—NMOS 的第二136b—NMOS 的第三
[0036]区；子有源层；轻惨杂区；
[0037]137b—NMOS 的第三子有源138b—NMOS的第四139b—NMOS 的第二
[0038]层；轻掺杂区；欧姆接触区；
[0039]14 一第二栅极绝缘层；15—层间绝缘层；16a—PMOS的源极；
[0040]16b—NMOS 的源极；17a—PMOS 的漏极；17b—NMOS 的漏极；
[0041 ]18—光线遮挡结构；Hl—第一过孔；H2—第二过孔；
[0042]H3 一第三过孔；H4—第四过孔；L2—第二走线。
【具体实施方式】
[0043]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0044]实施例一
[0045]本发明实施例提供一种阵列基板，该阵列基板包括显示区域和非显示区域，非显示区域内设置有栅极驱动电路，栅极驱动电路包括相邻的PMOS和NMOS，PMOS的栅极和为其提供信号的第一走线同层设置，NMOS的栅极和为其提供信号的第二走线同层设置，如图1所示，PMOS的栅极I Ia和第一走线所在膜层、NMOS的栅极I Ib和第二走线所在膜层层叠设置，且在两个膜层之间设置有至少一层绝缘层。示例性地，上述“相邻的PMOS和NM0S”可以为相互连接的、用以构成一个CMOS的PMOS和NM0S。
[0046]本发明实施例提供的阵列基板具有如上所述的结构，由于该阵列基板上的PMOS的栅极Ila和第一走线所在膜层，与NMOS的栅极Ilb和第二走线所在膜层之间设置有至少一层绝缘层，因此，在阵列基板的非显示区域上制作栅极驱动电路时，无需考虑PMOS的栅极Ila和第一走线，与NMOS的栅极Ilb和第二走线之间的间隙的问题，因此，能够有效减小阵列基板的非显示区域的宽度，以利于实现显示装置的窄边框设计。
[0047]示例性地，如图2所示，PMOS的栅极Ila在阵列基板所在平面的投影，与用于为NMOS的栅极Ilb提供信号的第二走线L2在阵列基板所在平面的投影之间间距很小，甚至二者可以交叠，进而能够有效减小阵列基板的非显示区域的宽度，以利于实现显示装置的窄边框设计。
[0048]可选地，如图1所示，PMOS的有源层13a和匪OS的有源层13b同层设置，PMOS具有底栅结构，NMOS具有顶栅结构，也可以使匪OS具有底栅结构，PMOS具有顶栅结构，以使得PMO